參數(shù)資料
型號： PIC27CR43
廠商： Microchip Technology Inc.
英文描述： High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(每個I/O口有20mA吸收,35mA驅(qū)動,4K位PROM，微控制器)
中文描述： 高性能的8位CMOS存儲器/ ROM的微控制器（每個的I / O口有20mA的吸收，35毫安驅(qū)動，4K的位胎膜早破，微控制器）
文件頁數(shù)： 79/241頁
文件大?。?/td> 1548K
代理商： PIC27CR43
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當(dāng)前第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁
1996 Microchip Technology Inc.
DS30412B-page 79
PIC17C4X
12.2.2
DUAL CAPTURE REGISTER MODE
This mode is selected by setting CA1/PR3. A block dia-
gram is shown in Figure 12-8. In this mode, TMR3 runs
without a period register and increments from 0000h to
FFFFh and rolls over to 0000h. The TMR3 interrupt
Flag (TMR3IF) is set on this roll over. The TMR3IF bit
must be cleared in software.
Registers PR3H/CA1H and PR3L/CA1L make a 16-bit
capture register (Capture1). It captures events on pin
RB0/CAP1. Capture mode is configured by the
CA1ED1 and CA1ED0 bits. Capture1 Interrupt Flag bit
(CA1IF) is set on the capture event. The corresponding
interrupt mask bit is CA1IE. The Capture1 Overflow
Status bit is CA1OVF.
The Capture2 overflow status flag bit is double buff-
ered. The master bit is set if one captured word is
already residing in the Capture2 register and another
“event” has occurred on the RB1/CA2 pin. The new
event will not transfer the TMR3 value to the capture
register which protects the previous unread capture
value. When the user reads both the high and the low
bytes (in any order) of the Capture2 register, the master
overflow bit is transferred to the slave overflow bit
(CA2OVF) and then the master bit is reset. The user
can then read TCON2 to determine the value of
CA2OVF.
The operation of the Capture1 feature is identical to
Capture2 (as described in Section 12.2.1).
FIGURE 12-8: TIMER3 WITH TWO CAPTURE REGISTERS BLOCK DIAGRAM
CA1ED1, CA1ED0
(TCON1<5:4>)
TABLE 12-5:
REGISTERS ASSOCIATED WITH CAPTURE
Address
Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Value on
Power-on
Reset
Value on all
other resets
(Note1)
16h, Bank 3
TCON1
CA2ED1
CA2ED0
CA1ED1
CA1ED0
T16
TMR3CS TMR2CS TMR1CS
0000 0000
0000 0000
17h, Bank 3
TCON2
CA2OVF CA1OVF
PWM2ON
PWM1ON CA1/PR3 TMR3ON TMR2ON TMR1ON
0000 0000
0000 0000
12h, Bank 2
TMR3L
TMR3 register; low byte
xxxx xxxx
uuuu uuuu
13h, Bank 2
TMR3H
TMR3 register; high byte
xxxx xxxx
uuuu uuuu
16h, Bank 1
PIR
RBIF
TMR3IF
TMR2IF
TMR1IF
CA2IF
CA1IF
TXIF
RCIF
0000 0010
0000 0010
17h, Bank 1
PIE
RBIE
TMR3IE
TMR2IE
TMR1IE
CA2IE
CA1IE
TXIE
RCIE
0000 0000
0000 0000
07h, Unbanked INTSTA
PEIF
T0CKIF
T0IF
INTF
PEIE
T0CKIE
T0IE
INTE
0000 0000
0000 0000
06h, Unbanked CPUSTA
—
—
STKAV
GLINTD
TO
PD
—
—
--11 11--
--11 qq--
16h, Bank 2
PR3L/CA1L
Timer3 period register, low byte/capture1 register, low byte
xxxx xxxx
uuuu uuuu
17h, Bank 2
PR3H/CA1H Timer3 period register, high byte/capture1 register, high byte
xxxx xxxx
uuuu uuuu
14h, Bank 3
CA2L
Capture2 low byte
xxxx xxxx
uuuu uuuu
15h, Bank 3
Legend:
x
= unknown,
u
= unchanged,
-
= unimplemented read as '0',
q
- value depends on condition,
shaded cells are not used by Capture.
Note 1:
Other (non power-up) resets include: external reset through MCLR and WDT Timer Reset.
CA2H
Capture2 high byte
xxxx xxxx
uuuu uuuu
2
RB0/CAP1
Edge Select
Prescaler Select
PR3H/CA1H
PR3L/CA1L
TMR3H
TMR3L
RB5/TCLK3
0
1
Fosc/4
RB1/CAP2
Edge Select
Prescaler Select
2
CA2ED1, CA2ED0
(TCON1<7:6>)
CA2H
CA2L
Set CA2IF
(PIR<3>)
Set TMR3IF
(PIR<6>)
Set CA1IF
(PIR<2>)
Capture Enable
Capture Enable
TMR3ON
(TCON2<2>)
TMR3CS
(TCON1<2>)
相關(guān)PDF資料
PDF描述
PIC17C752 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅(qū)動/吸收電流高，4路捕捉，3路PWM)
PIC17C756 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅(qū)動/吸收電流高，4路捕捉，3路PWM的微控制器)
pic17c756a 64/68-Pin 8-Bit OTP High-Performance Microcontroller(具ADC的8位CMOS微控制器)
PIC17FR42 High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅(qū)動/吸收電流,并行從動口,2路捕捉/PWM的微控制器)
PIC17FR43 High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅(qū)動/吸收電流,并行從動口,2路捕捉/PWM的微控制器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PIC-28041TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28042TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28043TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28044TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28045TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*