參數(shù)資料
型號： PIC27CR43
廠商： Microchip Technology Inc.
英文描述： High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(每個I/O口有20mA吸收,35mA驅(qū)動,4K位PROM，微控制器)
中文描述： 高性能的8位CMOS存儲器/ ROM的微控制器（每個的I / O口有20mA的吸收，35毫安驅(qū)動，4K的位胎膜早破，微控制器）
文件頁數(shù)： 25/241頁
文件大?。?/td> 1548K
代理商： PIC27CR43
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁
1996 Microchip Technology Inc.
DS30412B-page 25
PIC17C4X
5.4
Interrupt Operation
Global Interrupt Disable bit, GLINTD (CPUSTA<4>),
enables all unmasked interrupts (if clear) or disables all
interrupts (if set). Individual interrupts can be disabled
through their corresponding enable bits in the INTSTA
register. Peripheral interrupts need either the global
peripheral enable PEIE bit disabled, or the specific
peripheral enable bit disabled. Disabling the peripher-
als via the global peripheral enable bit, disables all
peripheral interrupts. GLINTD is set on reset (interrupts
disabled).
The
RETFIE
instruction allows returning from interrupt
and re-enable interrupts at the same time.
When an interrupt is responded to, the GLINTD bit is
automatically set to disable any further interrupt, the
return address is pushed onto the stack and the PC is
loaded with interrupt vector. There are four interrupt
vectors to reduce interrupt latency.
The peripheral interrupt vector has multiple interrupt
sources. Once in the peripheral interrupt service rou-
tine, the source(s) of the interrupt can be determined by
polling the interrupt flag bits. The peripheral interrupt
flag bit(s) must be cleared in software before re-
enabling interrupts to avoid continuous interrupts.
The PIC17C4X devices have four interrupt vectors.
These vectors and their hardware priority are shown in
Table 5-1. If two enabled interrupts occur “at the same
time”, the interrupt of the highest priority will be ser-
viced first. This means that the vector address of that
interrupt will be loaded into the program counter (PC).
TABLE 5-1:
INTERRUPT VECTORS/
PRIORITIES
Address
0008h
Vector
Priority
1 (Highest)
External Interrupt on RA0/
INT pin (INTF)
TMR0 overflow interrupt
(T0IF)
External Interrupt on T0CKI
(T0CKIF)
Peripherals (PEIF)
0010h
2
0018h
3
0020h
4 (Lowest)
Note 1:
Individual interrupt flag bits are set regard-
less of the status of their corresponding
mask bit or the GLINTD bit.
For the PIC17C42 only:
If an interrupt occurs while the Global Inter-
rupt Disable (GLINTD) bit is being set, the
GLINTD bit may unintentionally be re-
enabled by the user’s Interrupt Service
Routine (the
RETFIE
events that would cause this to occur are:
1.
An interrupt occurs simultaneously
with an instruction that sets the
GLINTD bit.
2.
The program branches to the Interrupt
vector and executes the Interrupt Ser-
vice Routine.
3.
The Interrupt Service Routine com-
pletes with the execution of the
FIE
instruction. This causes the
GLINTD bit to be cleared (enables
interrupts), and the program returns to
the instruction after the one which was
meant to disable interrupts.
The method to ensure that interrupts are
globally disabled is:
1.
Ensure that the GLINTD bit was set by
the instruction, as shown in the follow-
ing code:
Note 2:
instruction). The
RET-
LOOP BSF CPUSTA, GLINTD ; Disable Global
; Interrupt
BTFSS CPUSTA, GLINTD ; Global Interrupt
; Disabled
GOTO LOOP ; NO, try again
; YES, continue
; with program
; low
相關(guān)PDF資料
PDF描述
PIC17C752 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅(qū)動/吸收電流高，4路捕捉，3路PWM)
PIC17C756 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅(qū)動/吸收電流高，4路捕捉，3路PWM的微控制器)
pic17c756a 64/68-Pin 8-Bit OTP High-Performance Microcontroller(具ADC的8位CMOS微控制器)
PIC17FR42 High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅(qū)動/吸收電流,并行從動口,2路捕捉/PWM的微控制器)
PIC17FR43 High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅(qū)動/吸收電流,并行從動口,2路捕捉/PWM的微控制器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PIC-28041TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28042TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28043TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28044TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
PIC-28045TM2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*