- 您現在的位置：買賣IC網 > PDF目錄368026 > PIC27CR43 (Microchip Technology Inc.) High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(每個I/O口有20mA吸收,35mA驅動,4K位PROM，微控制器) PDF資料下載
參數資料
| 型號： | PIC27CR43 |
| 廠商： | Microchip Technology Inc. |
| 英文描述： | High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(每個I/O口有20mA吸收,35mA驅動,4K位PROM，微控制器) |
| 中文描述： | 高性能的8位CMOS存儲器/ ROM的微控制器（每個的I / O口有20mA的吸收，35毫安驅動，4K的位胎膜早破，微控制器） |
| 文件頁數： | 105/241頁 |
| 文件大?。?/td> | 1548K |
| 代理商： | PIC27CR43 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁當前第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁
1996 Microchip Technology Inc.
DS30412B-page 105
PIC17C4X
14.4
Power-down Mode (SLEEP)
The Power-down mode is entered by executing a
SLEEP
instruction. This clears the Watchdog Timer and
postscaler (if enabled). The PD bit is cleared and the
TO bit is set (in the CPUSTA register). In SLEEP mode,
the oscillator driver is turned off. The I/O ports maintain
their status (driving high, low, or hi-impedance).
The MCLR/V
PP
pin must be at a logic high level
(V
IHMC
). A WDT time-out RESET does not drive the
MCLR/V
PP
pin low.
14.4.1
WAKE-UP FROM SLEEP
The device can wake up from SLEEP through one of
the following events:
A POR reset
External reset input on MCLR/V
WDT Reset (if WDT was enabled)
Interrupt from RA0/INT pin, RB port change,
T0CKI interrupt, or some Peripheral Interrupts
The following peripheral interrupts can wake-up from
SLEEP:
Capture1 interrupt
Capture2 interrupt
USART synchronous slave transmit interrupt
USART synchronous slave receive interrupt
Other peripherals can not generate interrupts since
during SLEEP, no on-chip Q clocks are present.
Any reset event will cause a device reset. Any interrupt
event is considered a continuation of program execu-
tion. The TO and PD bits in the CPUSTA register can
be used to determine the cause of device reset. The PD
PP
pin
bit, which is set on power-up, is cleared when SLEEP
is invoked. The TO bit is cleared if WDT time-out
occurred (and caused wake-up).
When the
SLEEP
instruction is being executed, the next
instruction (PC + 1) is pre-fetched. For the device to
wake-up through an interrupt event, the corresponding
interrupt enable bit must be set (enabled). Wake-up is
regardless of the state of the GLINTD bit. If the GLINTD
bit is set (disabled), the device continues execution at
the instruction after the
SLEEP
instruction. If the
GLINTD bit is clear (enabled), the device executes the
instruction after the
SLEEP
instruction and then
branches to the interrupt vector address. In cases
where the execution of the instruction following SLEEP
is not desirable, the user should have a NOP after the
SLEEP
instruction.
The WDT is cleared when the device wake from
SLEEP, regardless of the source of wake-up.
14.4.1.1
WAKE-UP DELAY
When the oscillator type is configured in XT or LF
mode, the Oscillator Start-up Timer (OST) is activated
on wake-up. The OST will keep the device in reset for
1024T
OSC
. This needs to be taken into account when
considering the interrupt response time when coming
out of SLEEP.
Note:
If the global interrupts are disabled
(GLINTD is set), but any interrupt source
has both its interrupt enable bit and the cor-
responding interrupt flag bits set, the
device will immediately wake-up from
sleep. The TO bit is set, and the PD bit is
cleared.
FIGURE 14-9: WAKE-UP FROM SLEEP THROUGH INTERRUPT
Q2
Q1
Q3
Q4
Q2
Q1
Q3
Q4
Q2
Q1
Q3
Q4
Q2
Q1
Q3
Q4
Q2
Q1
Q3
Q4
OSC1
CLKOUT(4)
INT
INTF flag
GLINTD bit
INSTRUCTION FLOW
PC
Instruction
fetched
Instruction
executed
Interrupt Latency (2)
PC
PC+1
PC+2
0004h
0005h
Dummy Cycle
Inst (PC) = SLEEP
Inst (PC+1)
Inst (PC-1)
SLEEP
Tost(2)
Processor
in SLEEP
Inst (PC+2)
Inst (PC+1)
Note 1: XT or LF oscillator mode assumed.
2: Tost = 1024Tosc (drawing not to scale). This delay will not be there for RC osc mode.
3: When GLINTD = 0 processor jumps to interrupt routine after wake-up. If GLINTD = 1, execution will continue in line.
4: CLKOUT is not available in these osc modes, but shown here for timing reference.
(RA0/INT pin)
相關PDF資料 |
PDF描述 |
|---|---|
| PIC17C752 | 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅動/吸收電流高，4路捕捉，3路PWM) |
| PIC17C756 | 64/68 Pin 8 Bit High-Performance 8-Bit CMOS EPROM/ROM Microcontroller(驅動/吸收電流高，4路捕捉，3路PWM的微控制器) |
| pic17c756a | 64/68-Pin 8-Bit OTP High-Performance Microcontroller(具ADC的8位CMOS微控制器) |
| PIC17FR42 | High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅動/吸收電流,并行從動口,2路捕捉/PWM的微控制器) |
| PIC17FR43 | High-Performance 8-Bit CMOS FlexROM Microcontroller(每個I/O口有25mA驅動/吸收電流,并行從動口,2路捕捉/PWM的微控制器) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PIC-28041TM2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| PIC-28042TM2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| PIC-28043TM2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| PIC-28044TM2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| PIC-28045TM2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
發(fā)布緊急采購，3分鐘左右您將得到回復。