- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378048 > PEB3086 (INFINEON TECHNOLOGIES AG) ISDN SUBSCRIBER ACCESS CONTROLLER PDF資料下載
參數(shù)資料
| 型號(hào)： | PEB3086 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | ISDN SUBSCRIBER ACCESS CONTROLLER |
| 中文描述： | ISDN用戶接入控制器 |
| 文件頁數(shù)： | 63/262頁 |
| 文件大?。?/td> | 3476K |
| 代理商： | PEB3086 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當(dāng)前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
ISAC-SX
PEB 3086
Description of Functional Blocks
Data Sheet
63
2003-01-30
Figure 31
External Circuitry for Symmetrical Receivers
Note: Lower or higher values than 34 k may be used as well, however for values above
34 k the additional delay must be compensated by setting TR_CONF2.PDS=1
(compensates 260 ns) so the allowed input phase delay is not violated.
3.3.8
The S/T transmitter is shifted by two S/T bits minus 7 oscillator periods (plus analog
delay plus delay of the external circuitry) with respect to the received frame. To
compensate additional delay introduced into the receive and transmit path by the
external circuit the delay of the transmit data can be reduced by another two oscillator
periods (2 x 130 ns). Therefore PDS of the TR_CONF2 register must be programmed to
’1’. This delay compensation might be necessary in order to comply with the "total phase
deviation input to output" requirement of ITU-T recommendation I.430 which specifies a
phase deviation in the range of – 7% to + 15% of a bit period.
S/T Interface Delay Compensation (TE/LT-T mode)
3.3.9
If MODE1.CFS is set to ’0’, the clocks are also provided in power down state, whereas
if CFS is set to ’1’ only the analog level detector is active in power down state. All clocks,
including the IOM-2 interface, are stopped (DD, DU are ’high’, DCL and BCL are ’low’).
An activation initiated from the exchange side will have the consequence that a clock
signal is provided automatically if TR_CONF0.LDD is set to ’0’. If TR_CONF0.LDD is set
to ’1’ the microcontroller has to take care of an interrupt caused by the level detect circuit
(ISTATR.LD)
From the terminal side an activation must be started by setting and resetting the SPU-
bit in the IOM_CR register and writing TIM to the CIX0 register or by resetting
MODE1.CFS=0.
Level Detection Power Down
Note: Capacitors (up to 10 pF) are optional for noise reduction.
21150_33
1:1
S Bus
SR2
SR1
GND
V
DD
R1
R2
R1
R2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PEB31665 | NMultichannel Subscriber Line Interface Concept MuSLIC |
| PEB3465 | NMultichannel Subscriber Line Interface Concept MuSLIC |
| PEB4165 | NMultichannel Subscriber Line Interface Concept MuSLIC |
| PEB3445E | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PEB35512 | Global Enhanced Multiport Integrated ADSL Transceiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PEB3086FV1.4 | 制造商:Lantiq 功能描述: |
| PEB3086FV1.4- | 制造商:Lantiq 功能描述: |
| PEB3086FV1.4 TR | 制造商:Lantiq 功能描述: |
| PEB3086HV1.4 | 功能描述:ISDN 接口 ISDN RoHS:否 制造商:Texas Instruments 封裝:Tube |
| PEB3164FV1.1 | 功能描述:接口—CODEC CODEC & SLIC RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉(zhuǎn)換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。