![](http://datasheet.mmic.net.cn/Freescale-Semiconductor/MCF5272VF66J_datasheet_98909/MCF5272VF66J_415.png)
Signal Descriptions
MCF5272 ColdFire Integrated Microprocessor User’s Manual, Rev. 3
Freescale Semiconductor
19-5
D20
D4
—
D20/D4
B7
I/O
6
30
D21
D5
—
D21/D5
A7
I/O
6
30
D22
D6
—
D22/D6
A8
I/O
6
30
D23
D7
—
D23/D7
B8
I/O
6
30
D24
D8
—
D24/D8
F12
I/O
6
30
D25
D9
—
D25/D9
F13
I/O
6
30
D26
D10
—
D26/D10
F14
I/O
6
30
D27
D11
—
D27/D11
G12
I/O
6
30
D28
D12
—
D28/D12
G13
I/O
6
30
D29
D13
—
D29/D13
G14
I/O
6
30
D3
PC3
—
D3/port C bit 3
K11
I/O
6
30
D30
D14
—
D30/D14
H14
I/O
6
30
D31
D15
—
D31/D15
H13
I/O
6
30
D4
PC4
—
D4/port C bit 4
K12
I/O
6
30
D5
PC5
—
D5/port C bit 5
K13
I/O
6
30
D6
PC6
—
D6/port C bit 6
K14
I/O
6
30
D7
PC7
—
D7/port C bit 7
J11
I/O
6
30
D8
PC8
—
D8/port C bit 8
J12
I/O
6
30
D9
PC9
—
D9/port C bit 9
J13
I/O
6
30
HIZ
—
High impedance enable
N14
I
30
DCL1/
GDCL1_OUT
—
PLIC ports 1, 2, 3 data
clock/Generated DCL out
M1
I/O
4
30
DDATA0
—
Debug data 0
C3
O
4
30
DDATA1
—
Debug data 1
A2
O
4
30
DDATA2
—
Debug data 2
B2
O
4
30
DDATA3
—
Debug data 3
A1
O
4
30
DIN1
—
PLIC ports 1, 2, 3 data
input
N2
I
DOUT1
—
PLIC ports 1, 2, 3 data
output
N1
O
2
30
DRESETEN
—
DRAM controller reset
enable
N12
I
E_COL
—
Collision
P6
I
E_CRS
—
Carrier sense (100
base-T Ethernet only)
L10
I
Table 19-1. Signal Descriptions Sorted by Function (Sheet 3 of 8)
Configured
by
(see notes)1
Pin Functions
Description
Map
BGA
Pin
I/O
Drive
(mA)
Cpf
0 (Reset)
1
2
3