- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69030 > MC68VZ328VF33VR2 (MOTOROLA INC) MICROCONTROLLER, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | MC68VZ328VF33VR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PBGA144 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144 |
| 文件頁數(shù)： | 42/284頁 |
| 文件大小： | 5173K |
| 代理商： | MC68VZ328VF33VR2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當(dāng)前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
8-8
MC68VZ328 User’s Manual
LCD Controller Operation
8.2.3 Using Low-Power Mode
Some panels may have a PANEL_OFF signal, which is used to turn off the panel for low-power mode. In
an MC68VZ328 system, this signal is not supported, but can be easily implemented using a parallel I/O
pin. The software can be programmed to achieve PANEL_OFF by using parallel I/O in the following
sequence:
1.
Drive the LCD bias voltage to 0 V.
2.
Set the LCDON bit to 0 in the LCD clocking control (LCKCON) register, turning off the
LCD controller.
To turn the LCD controller back on, follow the following steps:
1.
Set the LCDON bit to 1 in the LCKCON register, which turns on the LCD controller.
2.
Pause for 1 or 2 ms.
3.
Drive the LCD bias voltage to +15 V or -15 V.
When setting the LCDON bit in the CLKCON register to 0, the LCD controller will enter low-power mode
by stopping its own pixel clock prior to the next line buffer fill DMA. Further screen DMA and display
refresh operations will then be halted in this mode. When the LCD controller is turned back on, DMA and
screen refresh activities will resume synchronously.
8.2.4 Using the DMA Controller
The LCD DMA controller is a fly-by-type, 16-bit-wide, fast data transfer device. Since the LCD screen has
to be continuously refreshed at a rate of 50 Hz to 70 Hz, the pixel bits in the memory will be read and
transferred to the corresponding pixels on the screen. To minimize bus obstruction, a burst type and fly-by
transfer is required. Each cycle is evenly distributed across the time frame. Every time the internal line
buffer needs data, it asserts the BR signal to request the bus from the core. Once the core grants the bus
(BG is asserted), the DMA controller gets control of the bus signal and issues a number of words read from
memory. The read data is then internally passed to the internal pixel buffer. During the LCD access cycles,
output enable and chip-select signals for the corresponding system memory chip are asserted by the
chip-select logic inside the system integration module. It is possible to minimize bus bandwidth
obstruction by using zero LCD access wait-states (one clock per access).
8.2.4.1 Bus Bandwidth Calculation Example
Since LCD screen refresh occurs periodically, the load that the LCD controller puts on the host data bus
becomes an important consideration to the high-performance handheld system designer. There are many
issues involved in estimating bandwidth overhead to the data bus. Consider a typical scenario:
Screen size: 320
× 240 pixels
Bits per pixel: 2 bits per pixel
Screen refresh rate: 60 Hz
System clock: 16.58 MHz
Host bus size: 16 bit
DMA access cycle: 2 cycles per 16-bit word
The following Tl period is used by the LCD controller to update one line of the screen:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68VZ328VF33V | MICROCONTROLLER, PBGA144 |
| MC68VZ328CPV33V | MICROCONTROLLER, PQFP144 |
| MC88200RC25 | 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180 |
| MC8DE16G5APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
| MCAQE32G8APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68VZ328VP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點(diǎn):- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328VPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點(diǎn):- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC690 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC691 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC693 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。