- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69030 > MC68VZ328VF33VR2 (MOTOROLA INC) MICROCONTROLLER, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | MC68VZ328VF33VR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PBGA144 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144 |
| 文件頁數(shù)： | 114/284頁 |
| 文件大?。?/td> | 5173K |
| 代理商： | MC68VZ328VF33VR2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁當前第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
10-30
MC68VZ328 User’s Manual
Programming Model
BUSW is the default bus width for the CSA0 signal. The DTACK signal is the external input data
acknowledge signal. The MC68VZ328 microprocessor will latch the BUSW signal at the rising edge of the
Reset signal. Its mode will determine the default bus width for CSA0. Bit 1 is Address 0. After system
reset, this signal defaults to A0.
Bit 3 is HIZ/P/D (High Impedance or Program/Data). During system reset, a logic low of this input signal
will put the MC68VZ328 into Hi-Z mode, in which all MC68VZ328 pins are three-stated after reset
release. For normal operation, this pin must be pulled high during system reset or left unconnected. This
pin defaults to a GPIO input pulled high, but can be programmed as the P/D function. P/D is a status signal
used in conjunction with in-circuit emulation that shows whether the current bus cycle is in program space
or in data space during emulation mode. The remaining bits are dedicated in-circuit emulation controls.
See Chapter 16, “In-Circuit Emulation,” for detailed information on their operation.
10.4.8.4 Port G Operational Considerations
Port G can be used as a GPIO as long as caution is exercised. After reset, the Port G pins default to the
dedicated function, except bit 3, which has an I/O function. To ensure normal operation, the EMUIRQ and
EMUBRK pins must stay high or not be connected during system reset. Otherwise, the chip will enter
emulation mode.
When bits 2–5 are used as I/O, the emulation mode cannot be used during development and debugging.
Once development is complete, bits 2–5 can be used as I/O in the final system. Bit 1 (A0) can be used as
I/O when the system is 16-bit and there is no pull-up after reset for this pin.
10.4.8.5 Port G Pull-up Enable Register
The pull-up enable register (PGPUEN) controls the pull-up resistors for each line in Port G. See
Table 10-39 for the bit settings of the PGPUEN register.
PGPUEN
Port G Pull-up Enable Register
0x(FF)FFF432
10.4.8.6 Port G Select Register
The select register (PGSEL) determines if a bit position in the data register (PGDATA) is assigned as a
GPIO or to a dedicated I/O function. See Table 10-40 on page 10-31 for information about setting the bits
in the PGSEL register.
BIT 7
6
543
21
BIT 0
PU5PU4
PU3PU2
PU1PU0
TYPE
rw
RESET
00
111
101
0x3D
Table 10-39. Port G Pull-up Enable Register Description
Name
Description
Setting
Reserved
Bits 7–6
Reserved
These bits are reserved and should be set to 0.
PUx
Bits 5–0
Pull-up—These bits enable the pull-up
resistors on the port.
0 = Pull-up resistors are disabled
1 = Pull-up resistors are enabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68VZ328VF33V | MICROCONTROLLER, PBGA144 |
| MC68VZ328CPV33V | MICROCONTROLLER, PQFP144 |
| MC88200RC25 | 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180 |
| MC8DE16G5APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
| MCAQE32G8APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68VZ328VP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328VPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC690 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC691 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC693 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。