- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69030 > MC68VZ328VF33VR2 (MOTOROLA INC) MICROCONTROLLER, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | MC68VZ328VF33VR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PBGA144 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144 |
| 文件頁數(shù)： | 233/284頁 |
| 文件大?。?/td> | 5173K |
| 代理商： | MC68VZ328VF33VR2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁當(dāng)前第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
2-10
MC68VZ328 User’s Manual
SDRAM Interface Signals
2.14 Chip-Select and EDO RAM Interface Signals
Chip-select logic is used to provide maximum compatibility with a wide variety of memory logic. This
section and Section 2.15, “SDRAM Interface Signals,” describe the signals used to interface with RAM,
SDRAM, and EDO RAM.
CSA0—Chip-Select A bit 0. CSA0 is a default chip-select signal after reset. It is set to 6 wait states
and decodes all address ranges, except internal register address space, emulator space, and bootstrap
space (0xFFFC0000–0xFFFFFFFF). It can be reprogrammed during the boot sequence to another
address range or different wait states. The default data bus width for CSA0 is determined by the state
of the BUSW signal.
CSA1/PF7, CSB[1:0]/PB[1:0], CSC[1:0]/PB[3:2]/RAS[1:0], CSD[1:0]/PB[5:4]/CAS[1:0]—
Chip-Select A, B, C, and D bits 0 and 1, Port F bit 7, Port B bits 5–0, or row and column select
signals. These pins comprise the remainder of the Group A, B, C, and D chip-selects and are
individually programmable. Pins that are not needed as chip-selects can be programmed as
general-purpose I/O. In addition, CSC[1:0] and CSD[1:0] are designed to support DRAM as CAS
and RAS signals. These pins default to GPIO input pulled high.
PM5/DMOE—Port M bit 5 or DRAM Continuous Page Mode Output Enable. DMOE is similar to
the OE signal. However, DMOE only goes active on DRAM read cycles, while OE is active for all
memory read cycles. In continuous page mode, RAS is held low until a page-miss, refresh required,
or RAS duration time out. During an RAS low period there may be other memory access cycles,
and if OE is used to enable the DRAM data output, DRAM will drive data, producing bus
contention. Therefore, a dedicated output enable, DMOE, is required, connecting to DRAM if
continuous page mode is enabled. Using this mode will minimize the number of clocks per DRAM
access. This pin defaults to GPIO input pulled high.
2.15 SDRAM Interface Signals
CSD0, CSD1—These two signals are multiplexed with SDRAM CS0 and CS1. When SDRAM is
enabled, CSD0 and CSD1 are SDRAM bank 1 and bank 2 chip-select signals. Also see Chapter 6,
“Chip-Select Logic,” for more details.
CSC0—This signal is multiplexed with SDRAM RAS. When SDRAM is enabled, this signal
becomes an SDRAM RAS signal. For additional information about this subject, see Chapter 6,
CSC1—This signal is multiplexed with SDRAM CAS. When SDRAM is enabled, this signal
becomes an SDRAM RAS signal. For more details, see Chapter 6, “Chip-Select Logic.”
SDWE—SDRAM WE. When SDRAM is enabled, this signal becomes an SDRAM Write-Enable
signal. There is additional programming information about this subject in Chapter 6, “Chip-Select
PM0/SDCLK—Port M bit 0 or SDRAM Clock. This pin defaults to GPIO input pulled low.
PM1/SDCE—Port M bit 1 or SDRAM Clock Enable. This pin defaults to GPIO pulled low.
PM2/DQMH, PM3/DQML—Port M bits 2–3 or SDRAM input/output mask. These pins default to
GPIO pulled low.
PM4/SDA10—Port M bit 4 or SDRAM Address A10. This pin defaults to GPIO input pulled low.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68VZ328VF33V | MICROCONTROLLER, PBGA144 |
| MC68VZ328CPV33V | MICROCONTROLLER, PQFP144 |
| MC88200RC25 | 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180 |
| MC8DE16G5APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
| MCAQE32G8APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68VZ328VP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328VPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC690 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC691 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
| MC693 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。