- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377922 > MB90F244 (Fujitsu Limited) Octal Edge-Triggered D-type Flip-Flops With Clock Enable 20-CFP -55 to 125 PDF資料下載
參數(shù)資料
| 型號(hào)： | MB90F244 |
| 廠商： | Fujitsu Limited |
| 英文描述： | Octal Edge-Triggered D-type Flip-Flops With Clock Enable 20-CFP -55 to 125 |
| 中文描述： | 16位微控制器專有 |
| 文件頁數(shù)： | 37/67頁 |
| 文件大小： | 1403K |
| 代理商： | MB90F244 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁
37
MB90F244
(10) Serial I/O Timing
(V
CC
= 3.3 V
±
0.3 V, V
CC
5 = 5.0 V
±
0.5 V, AV
SS
= V
SS
= 0.0 V, T
A
= 0
°
C to +70
°
C)
* :For information on t
CYC
(cycle time), see “(2) Clock Output Timing.”
Note: C
L
is the load capacitance added to pins during testing.
Parameter
Symbol Pin name
Condition
Value
Unit
Remarks
Min.
Max.
Serial clock cycle time t
SCYC
SCK
↑
→
SOD delay
time
Valid SID
→
SCK
↑
SCK
↑
→
Valid
SID hold time
—
For internal shift clock
mode output pin,
C
L
= 80 pF
2 t
CYC
*
—
ns
t
SLOV
—
—
1 t
CYC
*/2
ns
t
IVSH
—
–15
—
ns
t
SHIX
—
1/2 t
CYC
*
—
ns
Internal shift clock mode
SCK1
SOD1
SID1
0.8 V
t
SCYC
2.0 V
CC
0.8 V
CC
t
IVSH
t
SLOV
t
SHIX
2.0 V
0.8 V
0.8 V
CC
2.0 V
CC
0.8 V
CC
2.0 V
CC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB90F244PFT-G | Octal Edge-Triggered D-type Flip-Flops With Clock Enable 20-LCCC -55 to 125 |
| MB90F334A | 16-bit Proprietary Microcontroller |
| MB90F334APFF | 16-bit Proprietary Microcontroller |
| MB90F334APMC | 16-bit Proprietary Microcontroller |
| MB90V330A | 16-bit Proprietary Microcontroller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB90F334APMC1-GE1 | 制造商:FUJITSU 功能描述: |
| MB90F334APMC1-G-SPE1 | 制造商:FUJITSU 功能描述: |
| MB90F334APMC-G-JNE1 | 制造商:FUJITSU 功能描述: |
| MB90F334APMC-G-SNE1 | 制造商:FUJITSU 功能描述: |
| MB90F334APMC-G-SPE1 | 制造商:FUJITSU 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。