- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17043 > M52277EVB (Freescale Semiconductor)BOARD DEMO FOR MCF5227 PDF資料下載
參數(shù)資料
| 型號： | M52277EVB |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 36/46頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD DEMO FOR MCF5227 |
| 標準包裝： | 1 |
| 系列： | ColdFire® |
| 類型： | MCU |
| 適用于相關(guān)產(chǎn)品： | MCF52277 |
| 所含物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
Electrical Characteristics
MCF5227x ColdFire Microprocessor Data Sheet, Rev. 8
Freescale Semiconductor
41
Figure 28. Test Clock Input Timing
Figure 29. Boundary Scan (JTAG) Timing
J9
TMS, TDI Input Data Setup Time to TCLK Rise
tTAPBST
4—
ns
J10
TMS, TDI Input Data Hold Time after TCLK Rise
tTAPBHT
10
—
ns
J11
TCLK Low to TDO Data Valid
tTDODV
026
ns
J12
TCLK Low to TDO High Z
tTDODZ
08
ns
J13
TRST Assert Time
tTRSTAT
100
—
ns
J14
TRST Setup Time (Negation) to TCLK High
tTRSTST
10
—
ns
1 JTAG_EN is expected to be a static signal. Hence, specific timing is not associated with it.
Table 33. JTAG and Boundary Scan Timing (continued)
Num
Characteristic1
Symbol
Min
Max
Unit
TCLK
VIL
VIH
J4
(input)
J2
J3
Input Data Valid
Output Data Valid
TCLK
Data Inputs
Data Outputs
VIL
VIH
J7
J8
J7
J6
J5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 0210490925 | CABLE JUMPER 1.25MM .076M 23POS |
| ECM12DSEH-S13 | CONN EDGECARD 24POS .156 EXTEND |
| VI-J1R-EY | CONVERTER MINIMOD DC/DC 7.5V 50W |
| VE-21T-EY | CONVERTER MOD DC/DC 6.5V 50W |
| 0210490924 | CABLE JUMPER 1.25MM .076M 23POS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M5228FP | 制造商:Panasonic Industrial Company 功能描述:IC |
| M5228P | 制造商:Panasonic Industrial Company 功能描述:IC |
| M5229 | 制造商:Panasonic Industrial Company 功能描述:DISCD IC |
| M-522CT | 制造商:NEC 制造商全稱:NEC 功能描述:DC Line Fileters |
| M522D | 制造商:GOSSEN METRAWATT 功能描述:PSI MODULE PROFITEST PSI-BC |
發(fā)布緊急采購，3分鐘左右您將得到回復。