- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69011 > M34552G8FP 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP48 PDF資料下載
參數(shù)資料
| 型號： | M34552G8FP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP48 |
| 封裝： | 7 X 10 MM, 0.65 MM PITCH, PLASTIC, QFP-48 |
| 文件頁數(shù)： | 7/143頁 |
| 文件大小： | 0K |
| 代理商： | M34552G8FP |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁
8: REGISTERS
1-92
EPSON
S1D13505F00A HARDWARE FUNCTIONAL
SPECIFICATION (X23A-A-001-12)
Miscellaneous Registers
bit 7
Host Interface Disable
This bit is set to 1 during power-on/reset.
This bit must be programmed to 0 to enable the Host Interface. When this bit is high, all
memory and all registers except REG[1Ah] (read-only) and REG[1Bh] are inaccessible.
bit 0
Half Frame Buffer Disable
This bit is used to disable the Half Frame Buffer.
When this bit = 1, the Half Frame Buffer is disabled.
When this bit = 0, the Half Frame Buffer is enabled.
When a single panel is selected, the Half Frame Buffer is automatically disabled and this
bit has no effect.
The half frame buffer is needed to fully support dual panels. Disabling the Half Frame
Buffer reduces memory bandwidth requirements and increases the supportable pixel
clock frequency, but results in reduced contrast on the LCD panel (the duty cycle of the
LCD is halved). This mode is not normally used except under special circumstances such
as simultaneous display on a CRT and dual panel LCD. When this mode is used the Alter-
nate Frame Rate Modulation scheme should be used (see REG[31h]). For details on
Frame Rate calculation see Section 14.2, “Frame Rate Calculation”.
REG[1Ch] bits 7–0
MD[15:0] Conguration Status
REG[1Dh] bits 7–0
These are read-only status bits for the MD[15:0] pins conguration status at
the rising edge of RESET#. MD[15:0] are used to congure the chip at the
rising edge of RESET# – see “Pin Descriptions and Summary of Congura-
tion Options” for details.
Miscellaneous Disable Register
REG[1Bh]
RW
Host Interface
Disable
n/a
Half Frame
Buffer Disable
MD Configuration Readback Register 0
REG[1Ch]
RO
MD[7] Status
MD[6] Status
MD[5] Status
MD[4] Status
MD[3] Status
MD[2] Status
MD[1] Status
MD[0] Status
MD Configuration Readback Register 1
REG[1Dh]
RO
MD[15] Status MD[14] Status MD[13] Status MD[12] Status MD[11] Status MD[10] Status
MD[9] Status
MD[8] Status
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M34552M8H-XXXFP | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP48 |
| M34552G8HFP | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP48 |
| M34556G8HFP | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO42 |
| M34556M8-XXXFP | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO42 |
| M34556M8H-XXXFP | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO42 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M34552G8HFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER |
| M34552M4H-XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER |
| M34552M4-XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER |
| M34552M8H-XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER |
| M34552M8-XXXFP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。