參數(shù)資料
型號(hào): M312L1713ETS-CAA
元件分類: DRAM
英文描述: 16M X 72 DDR DRAM MODULE, 0.75 ns, DMA184
封裝: DIMM-184
文件頁數(shù): 19/21頁
文件大?。?/td> 336K
代理商: M312L1713ETS-CAA
DDR SDRAM
128MB, 256MB Registered DIMM
Rev. 1.2 August. 2003
256MB, 32M x 72 ECC Module (M383(12)L3310ETS) (Populated as 1 bank of x4 DDR SDRAM Module)
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQS0
DQ12
DQ13
DQ14
DQ8
DQ9
DQ10
DQ11
DQS9
DQ20
DQ21
DQ22
DQ23
DQ16
DQ17
DQ18
DQ19
DQS11
DQ28
DQ29
DQ30
DQ31
DQ24
DQ25
DQ26
DQ27
DQS12
DQ36
DQ37
DQ38
DQ39
DQ32
DQ33
DQ34
DQ35
DQS13
DQ44
DQ45
DQ46
DQ47
DQ40
DQ41
DQ42
DQ43
DQS14
DQ52
DQ53
DQ54
DQ55
DQ48
DQ49
DQ50
DQ51
DQ60
DQ61
DQ62
DQ63
DQ56
DQ57
DQ58
DQ59
DQS16
RS0
DQS4
DQS1
DQS5
DQS2
DQS3
DQS15
DQS6
DQS7
DQ15
CB4
CB5
CB6
CB7
CB0
CB1
CB2
CB3
DQS8
DQS17
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/S relationships must
be maintained as shown.
3. DQ, DQS, DM resistors: 22 Ohms.
RAS
CAS
CKE0
BA0-BA1
A0-A11
S0
RS0B
RS0A
RBA0 - RBA1
RA0 - RA11
RRAS
RCAS
RCKE0A
RWE
RCKE0B
BA0 -BA1 : SDRAMs DQ0 - D17
A0 -A11 : SDRAMs D0 - D17
RAS : SDRAMs D0 - D17
CAS : SDRAMs DQ0 - D17
CKE : SDRAMs D0 - D8
CKE : SDRAMs D9 - D17
WE: SDRAMs D0 - D17
R
E
G
I
S
T
E
R
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D8
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D0
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D1
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D2
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D3
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D4
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D5
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D6
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D7
CS
DM
VSS
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D17
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D9
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D10
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D11
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D12
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D13
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D14
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D15
CS
DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
D16
CS
DM
DQS10
RESET
PCK
WE
PLL*
CK0,CK0
* Wire per Clock Loading table/wiring Diagrams
A0
Serial PD
A1
A2
SA0
SA1
SA2
SCL
SDA
WP
VSS
D0 - D17
VDD/VDDQ
D0 - D17
VREF
Strap: see Note 4
VDDSPD
SPD
(DM0)
(DM1)
(DM2)
(DM3)
(DM4)
(DM5)
(DM6)
(DM7)
(DM8)
Functional Block Diagram
相關(guān)PDF資料
PDF描述
M312L5720BZ0-CB3 256M X 72 DDR DRAM MODULE, 0.7 ns, DMA184
M312L5720DZ3-CB3 256M X 72 DDR DRAM MODULE, 0.7 ns, DMA184
M32002AMMJFREQ VCXO, CLOCK, 150 MHz - 1400 MHz, CMOS OUTPUT
M32016BGPJFREQ VCXO, CLOCK, 150 MHz - 1400 MHz, PECL OUTPUT
M32026AUMJFREQ VCXO, CLOCK, 150 MHz - 1400 MHz, CMOS OUTPUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M312L2828ET0 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
M312L2828ET0-CB000 制造商:Samsung Semiconductor 功能描述:512MDDRSTK_SMDDR SDRAM MODULX72TSOP2-400 - Bulk
M312L2920BG0 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
M312L2920BG0-A2 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
M312L2920BG0-B0 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module