- 您現在的位置：買賣IC網 > PDF目錄359054 > M30L0R7000B0ZAQT (意法半導體) CAP 0.047UF 100V 20% X7R DIP-2 BULK R-MIL-C-39014 PDF資料下載
參數資料
| 型號： | M30L0R7000B0ZAQT |
| 廠商： | 意法半導體 |
| 英文描述： | CAP 0.047UF 100V 20% X7R DIP-2 BULK R-MIL-C-39014 |
| 中文描述： | 128兆位（8兆x16插槽，多銀行，多層次，多突發(fā)），1.8V電源快閃記憶體 |
| 文件頁數： | 51/83頁 |
| 文件大小： | 1329K |
| 代理商： | M30L0R7000B0ZAQT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
51/83
M30L0R7000T0, M30L0R7000B0
Figure 18. Reset and Power-up AC Waveforms
Table 25. Reset and Power-up AC Characteristics
Note: 1. The device Reset is possible but not guaranteed if t
PLPH
< 50ns.
2. Sampled only, not 100% tested.
3. It is important to assert RP in order to allow proper CPU initialization during Power-Up or Reset.
Symbol
Parameter
Test Condition
85
Unit
t
PLWL
t
PLEL
t
PLGL
t
PLLL
Reset Low to
Write Enable Low,
Chip Enable Low,
Output Enable Low,
Latch Enable Low
During Program
Min
10
μs
During Erase
Min
25
μs
Other Conditions
Min
80
ns
t
PHWL
t
PHEL
t
PHGL
t
PHLL
Reset High to
Write Enable Low
Chip Enable Low
Output Enable Low
Latch Enable Low
Min
30
ns
t
PLPH (1,2)
RP Pulse Width
Min
50
ns
t
VDHPH (3)
Supply Voltages High to Reset High
Min
50
μs
AI06976
W,
RP
E, G,
VDD, VDDQ
tVDHPH
tPLPH
Power-Up
Reset
tPLWL
tPLEL
tPLGL
tPLLL
L
tPHWL
tPHEL
tPHGL
tPHLL
相關PDF資料 |
PDF描述 |
|---|---|
| M30L0R8000T0ZAQ | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQF | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQT | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQE | AB 35C 7#12,28#16 PIN RECP |
| M30L0R8000B0ZAQE | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
相關代理商/技術參數 |
參數描述 |
|---|---|
| M30L0R7000T0 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQ | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQE | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQF | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
發(fā)布緊急采購，3分鐘左右您將得到回復。