- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359054 > M30L0R7000B0ZAQT (意法半導(dǎo)體) CAP 0.047UF 100V 20% X7R DIP-2 BULK R-MIL-C-39014 PDF資料下載
參數(shù)資料
| 型號： | M30L0R7000B0ZAQT |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | CAP 0.047UF 100V 20% X7R DIP-2 BULK R-MIL-C-39014 |
| 中文描述： | 128兆位（8兆x16插槽，多銀行，多層次，多突發(fā)），1.8V電源快閃記憶體 |
| 文件頁數(shù)： | 42/83頁 |
| 文件大?。?/td> | 1329K |
| 代理商： | M30L0R7000B0ZAQT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當(dāng)前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
M30L0R7000T0, M30L0R7000B0
42/83
Table 21. Asynchronous Read AC Characteristics
Note: 1. Sampled only, not 100% tested.
2. G may be delayed by up to t
ELQV
- t
GLQV
after the falling edge of E without increasing t
ELQV
.
Symbol
Alt
Parameter
M30L0R7000T0/B0
Unit
85
R
t
AVAV
t
RC
Address Valid to Next Address Valid
Min
85
ns
t
AVQV
t
ACC
Address Valid to Output Valid (Random)
Max
85
ns
t
AVQV1
t
PAGE
Address Valid to Output Valid (Page)
Max
25
ns
t
AXQX (1)
t
OH
Address Transition to Output Transition
Min
0
ns
t
ELTV
Chip Enable Low to Wait Valid
Max
14
ns
t
ELQV
(2)
t
CE
Chip Enable Low to Output Valid
Max
85
ns
t
ELQX
(1)
t
LZ
Chip Enable Low to Output Transition
Min
0
ns
t
EHTZ
Chip Enable High to Wait Hi-Z
Max
17
ns
t
EHQX (1)
t
OH
Chip Enable High to Output Transition
Min
0
ns
t
EHQZ
(1)
t
HZ
Chip Enable High to Output Hi-Z
Max
17
ns
t
GLQV
(2)
t
OE
Output Enable Low to Output Valid
Max
20
ns
t
GLQX
(1)
t
OLZ
Output Enable Low to Output Transition
Min
0
ns
t
GLTV
Output Enable Low to Wait Valid
Max
14
ns
t
GHQX (1)
t
OH
Output Enable High to Output Transition
Min
0
ns
t
GHQZ
(1)
t
DF
Output Enable High to Output Hi-Z
Max
17
ns
t
GHTZ
Output Enable High to Wait Hi-Z
Max
17
ns
L
t
AVLH
t
AVADVH
Address Valid to Latch Enable High
Min
7
ns
t
ELLH
t
ELADVH
Chip Enable Low to Latch Enable High
Min
10
ns
t
LHAX
t
ADVHAX
Latch Enable High to Address Transition
Min
7
ns
t
LLLH
t
ADVLADVH
Latch Enable Pulse Width
Min
7
ns
t
LLQV
t
ADVLQV
Latch Enable Low to Output Valid (Random)
Max
85
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M30L0R8000T0ZAQ | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQF | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQT | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
| M30L0R8000T0ZAQE | AB 35C 7#12,28#16 PIN RECP |
| M30L0R8000B0ZAQE | 256 Mbit (16Mb x16, Multiple Bank, Multi-Level, Burst) 1.8V Supply Flash Memory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M30L0R7000T0 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQ | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQE | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQF | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
| M30L0R7000T0ZAQT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:128 Mbit (8Mb x16, Multiple Bank, Multi-Level, Burst), 1.8V Supply Flash Memory |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。