- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377801 > M13S256328A (Elite Semiconductor Memory Technology Inc.) 2M x 32 Bit x 4 Banks Double Data Rate SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | M13S256328A |
| 廠商： | Elite Semiconductor Memory Technology Inc. |
| 英文描述： | 2M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| 中文描述： | 200萬(wàn)× 32位× 4個(gè)銀行雙倍數(shù)據(jù)速率SDRAM |
| 文件頁(yè)數(shù)： | 6/47頁(yè) |
| 文件大小： | 807K |
| 代理商： | M13S256328A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)
ES MT
M13S256328A
Elite Semiconductor Memory Technology Inc.
Publication Date : May. 2007
Revision : 1.2 6/47
AC Operating Test Conditions
Parameter
Value
Unit
Input reference voltage for clock (V
REF
)
0.5*V
DDQ
V
Input signal maximum peak swing
1.5
V
Input signal minimum slew rate
1.0
V/ns
Input levels (V
IH
/V
IL
)
V
REF
+0.35/V
REF
-0.35
V
Input timing measurement reference level
V
REF
V
Output timing reference level
V
TT
V
AC Timing Parameter & Specifications
(V
DD
= 2.3V~2.7V, V
DDQ
=2.3V~2.7V, T
A
=0
C
°
to 70
C
°
)(Note)
-5
Parameter
Symbol
min
max
CL2
7.5
15
CL2.5
5.0
10
Clock Period
CL3
t
CK
5.0
10
ns
Access time from CLK/CLK
t
AC
-0.65
+0.65
ns
CLK high-level width
t
CH
0.45
0.55
t
CK
CLK low-level width
t
CL
0.45
0.55
t
CK
Data strobe edge to clock edge
t
DQSCK
-0.65
+0.65
ns
Clock to first rising edge of DQS delay
t
DQSS
0.85
1.15
t
CK
Data-in and DM setup time (to DQS)
t
DS
0.5
-
ns
Data-in and DM hold time (to DQS)
t
DH
0.5
-
ns
DQ and DM input pulse width (for each input)
t
DIPW
1.75
-
ns
Input setup time
t
IS
1.0
-
ns
Input hold time
t
IH
1.0
-
ns
Control and Address input pulse width
t
IPW
2.2
-
ns
DQS input high pulse width
t
DQSH
0.4
0.6
t
CK
DQS input low pulse width
t
DQSL
0.4
0.6
t
CK
DQS falling edge to CLK rising-setup time
t
DSS
0.2
-
t
CK
DQS falling edge from CLK rising-hold time
t
DSH
0.2
-
t
CK
Data strobe edge to output data edge
t
DQSQ
-
0.4
ns
Data-out high-impedance window from
CLK/
CLK
t
HZ
-
+0.7
ns
Data-out low-impedance window from
CLK/CLK
t
LZ
-0.7
+0.7
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M13S32321A | 256K x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S64164A-6BG | 1M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S64164A | 1M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S64164A-5BG | 1M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S64164A-5TG | 1M x 16 Bit x 4 Banks Double Data Rate SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M13S256328A-5BG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:2M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S32321A | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:256K x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S32321A_08 | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:256K x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S32321A-5L | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:256K x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S32321A-6L | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:256K x 32 Bit x 4 Banks Double Data Rate SDRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。