- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359605 > LPC47S42X (SMSC Corporation) ENHANCED SUPER I/O WITH LPC INTERFACE FOR SERVER APPLICATIONS PDF資料下載
參數(shù)資料
| 型號(hào)： | LPC47S42X |
| 廠商： | SMSC Corporation |
| 英文描述： | ENHANCED SUPER I/O WITH LPC INTERFACE FOR SERVER APPLICATIONS |
| 中文描述： | 增強(qiáng)的超級(jí)I /英國防損為服務(wù)器應(yīng)用接口? |
| 文件頁數(shù)： | 198/264頁 |
| 文件大?。?/td> | 1342K |
| 代理商： | LPC47S42X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁當(dāng)前第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
198
NAME
REG OFFSET
(hex)
6C
(R/W)
DESCRIPTION
PME_EN7
Default = 0x00 on
VTR POR
PME Enable Register 7
When the PME Wake Enable register bit for a wake
source is inactive (“0”), the PME Wake Status register
will indicate the state of the wake source but will not
assert the nIO_PME signal.
Bit[0] GP34
Bit[1] GP35
Bit[2] GP36
Bit[3] GP37
Bit[4] Reserved
Bit[5] Reserved
Bit[6] Reserved
Bit[7] GP62
User Note:
When selecting an alternate function for a GPIO pin, all bits in the GPIO register must
be properly programmed, including in/out, polarity and output type. The polarity bit
does not affect the DDRC function or the either edge triggered interrupt functions.
If this pin is used for Ring Indicator wakeup, either the nRI2 event can be enabled via
bit 1 in the PME_EN1 register or the GP50 PME event can be enabled via bit 0 in the
PME_EN5 register.
In order to use the P12, P16 and P17 functions, the corresponding GPIO must be
programmed for output, non-invert, and push-pull output type.
The P12 function should not be selected on GP21 and GP22 simultaneously. If P12 is
selected on GP21 and GP22, simultaneously, then P12 will function on GP22, not on
GP21.
The P17 function should not be selected on GP20 and GP62 simultaneously. If P17
is selected on GP20 and GP62, simultaneously, then P17 will function on GP62, not
on GP20.
User Note 1:
User Note 2:
Note 1: If the EETI function is selected for this GPIO then both a high-to-low and a low-to-high edge
will set the PME, SMI and MSC status bits.
Note 2: These pins default to an output and LOW on VCC POR and Hard Reset.
Note 3: If the FDC function is selected on this pin (nMTR1, nDS1, DRVDEN0, DRVDEN1) then bit 6 of
the FDD Mode Register (Configuration Register 0xF0 in Logical Device 0) will override bit 7 in
the GPIO Control Register. Bit 7 of the FDD Mode Register will also affect the pin if the FDC
function is selected.
Note 4: The nIO_SMI pin is inactive when the internal group SMI signal is inactive and when the SMI
enable bit (EN_SMI, bit 7 of the SMI_EN2 register) is ‘0’. When the output buffer type is OD,
nIO_SMI pin is floating when inactive; when the output buffer type is push-pull, the nIO_SMI
pin is high when inactive.
Note 5: If GP52 and GP53 are programmed for RXD2 and TXD2 functions and serial port 2 is
programmed for IR operation, then these pins will have IR functionality and when serial port 2
is disabled, the TXD2 pin will TRISTATE. If these pins are programmed for IRRX and IRTX
then these pins will have IR functionality and when serial port 2 is disabled, the IRTX pin will
go to its inactive state.
Note 6: The GP61 pin defaults to the LED function active (blinking at 1Hz rate, 50y duty cycle) on initial
power up (as long as the 32kHz clock input is active).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47M141-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M142-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M144-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M145-NC | e2 Rechargeable Nickel Metal Hydride Battery; Voltage Rating:1.2V; Battery Size Code:AA; Battery Capacity:2500mAh; Battery Terminals:Pressure Contact; Diameter:14.5mm; Height:50.5mm |
| LPC47M146-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47S457-NC | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47S457-NS | 功能描述:接口 - 專用 Enhanced Super I/O Controller RoHS:否 制造商:Texas Instruments 產(chǎn)品類型:1080p60 Image Sensor Receiver 工作電源電壓:1.8 V 電源電流:89 mA 最大功率耗散: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:BGA-59 |
| LPC47S45X | 制造商:SMSC 制造商全稱:SMSC 功能描述:Advanced I/O with X-Bus Interface |
| LPC47S45X_07 | 制造商:SMSC 制造商全稱:SMSC 功能描述:Advanced I/O with X-Bus Interface |
| LPC47U322QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。