參數資料
型號： LFX1200B-03F900C
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： FPGA
英文描述： The ispXPGA architecture
中文描述： FPGA, 3844 CLBS, 1250000 GATES, PBGA900
封裝： FPBGA-900
文件頁數： 39/89頁
文件大?。?/td> 941K
代理商： LFX1200B-03F900C
Lattice Semiconductor
ispXPGA Family Data Sheet
39
ispXP sysCONFIG Port Timing Speci
fi
cations
Boundary Scan Timing
Symbol
Timing Parameter
Min.
Typ.
Max.
Units
sysCONFIG Write Cycle Timing
t
SUCS
t
HCS
t
SUWD
t
HWD
t
PRGM
t
WINIT
t
IODISS
t
WRDY
t
IOENSS
t
WH
t
WL
f
MAXW
sysCONFIG Read Cycle Timing
Input setup time of CS to CCLK rise
12
—
—
ns
Hold time of CS to CCLK Rise
0
—
—
ns
Input setup time of write data to CCLK rise
12
—
—
ns
Hold time of write data to CCLK rise
0
—
—
ns
Low time to reset device SRAM
5
—
50
ns
INIT pulse width
4
—
—
ms
User I/O disable
—
—
30
ns
Time to write data into SRAM
—
—
4
ms
User I/O enable
—
—
30
ns
Write clock High pulse width
12
—
—
ns
Write clock Low pulse width
12
—
—
ns
Write f
MAX
—
—
25
MHz
t
HREAD
t
SUREAD
t
RH
t
RL
f
MAXR
t
CORD
Hold time of READ to CCLK rise
0
—
—
ns
Input setup time of READ High to CCLK rise
30
—
—
ns
READ clock high pulse width
12
—
—
ns
READ clock low pulse width
15
—
—
ns
Read f
MAX
Clock to out for read data
—
—
25
MHz
—
—
25
ns
Parameter
Description
Min.
Max.
Units
t
BTCP
t
BTCPH
t
BTCPL
t
BTS
t
BTH
t
BTRF
t
BTCO
t
BTCODIS
t
BTCOEN
t
BTCRS
t
BTCRH
t
BUTCO
t
BTUODIS
t
BTUPOEN
TCK [BSCAN] Clock Pulse Width
40
—
ns
TCK [BSCAN] Clock Pulse Width High
20
—
ns
TCK [BSCAN] Clock Pulse Width Low
20
—
ns
TCK [BSCAN] Setup Time
8
—
ns
TCK [BSCAN] Hold Time
10
—
ns
TCK [BSCAN] Rise/Fall Time
50
—
mV/ns
TAP Controller Falling Edge of Clock to Valid Output
—
18
ns
TAP Controller Falling Edge of Clock to Valid Disable
—
18
ns
TAP Controller Falling Edge of Clock to Valid Enable
—
18
ns
BSCAN Test Capture Register Setup Time
8
—
ns
BSCAN Test Capture Register Hold Time
25
—
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Output
—
45
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Disable
—
20
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Enable
—
20
ns
相關PDF資料
PDF描述
LFX200C-3F900C The ispXPGA architecture
LFX200C-3F900I The ispXPGA architecture
LFX500C-4F900I The ispXPGA architecture
LFX1200C-03F900C Circular Connector; MIL SPEC:MIL-C-26482, Series I; Body Material:Aluminum Alloy; Series:MS3112; No. of Contacts:19; Connector Shell Size:14; Connecting Termination:Solder; Circular Shell Style:Box Mount Receptacle RoHS Compliant: No
LFX1200C-03F900I The ispXPGA architecture
相關代理商/技術參數
參數描述
LFX1200B-03F900I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:The ispXPGA architecture
LFX1200B-03FE680C 功能描述:FPGA - 現場可編程門陣列 15376 LUT-4 496 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX1200B-03FEN680C 功能描述:FPGA - 現場可編程門陣列 1.25M Gt ispJTAG 2. 5/3.3V -3 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX1200B-03FEN680C2 功能描述:FPGA - 現場可編程門陣列 15376 LUT-4 496 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX1200B-04F900C 功能描述:FPGA - 現場可編程門陣列 15376 LUT-4 496 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*