- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67723 > ISP1181BDGG,112 (NXP SEMICONDUCTORS) UNIVERSAL SERIAL BUS CONTROLLER, PDSO48 PDF資料下載
參數(shù)資料
| 型號(hào)： | ISP1181BDGG,112 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 總線控制器 |
| 英文描述： | UNIVERSAL SERIAL BUS CONTROLLER, PDSO48 |
| 封裝： | 6.10 MM, PLASTIC, MO-153, SOT-362-1, TSSOP-48 |
| 文件頁數(shù)： | 47/70頁 |
| 文件大?。?/td> | 341K |
| 代理商： | ISP1181BDGG,112 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁
Philips Semiconductors
ISP1181B
Full-speed USB peripheral controller
Product data
Rev. 02 — 07 December 2004
51 of 70
9397 750 13958
Koninklijke Philips Electronics N.V. 2004. All rights reserved.
21. Timing
21.1 Parallel I/O timing
[1]
Commands Acknowledge Setup, Clear Buffer, Validate Buffer and Write Endpoint Conguration require 180 ns to complete.
Table 57:
Dynamic characteristics: parallel interface timing
Symbol
Parameter
Conditions
8-bit bus
16-bit bus
Unit
Min
Max
Min
Max
Read timing (see Figure 18)
tRHAX
address hold time after RD HIGH
0
-
0
-
ns
tAVRL
address setup time before RD
LOW
0-
ns
tSHDZ
data outputs high-impedance time
after CS HIGH
-3
ns
tRHSH
chip deselect time after RD HIGH
0
-
0
-
ns
tRLRH
RD pulse width
25
-
25
-
ns
tRLDV
data valid time after RD LOW
-
22
-
22
ns
tSHRL
CS HIGH until next ISP1181B RD
60
-
120
-
ns
tSHRL +tRLRH
read cycle time
90
-
180
-
ns
Write timing (see Figure 19)
tWHAX
address hold time after WR HIGH
1
-
1
-
ns
tAVWL
address setup time before WR
LOW
0-
ns
tSHWL
CS HIGH until next ISP1181B WR
60
-
120
-
ns
tSHWL +tWLWH write cycle time
90/180[1] -
180
-
ns
tWLWH
WR pulse width
22
-
22
-
ns
tWHSH
chip deselect time after WR HIGH
0
-
0
-
ns
tDVWH
data setup time before WR HIGH
5
-
5
-
ns
tWHDZ
data hold time after WR HIGH
3
-
3
-
ns
ALE timing (see Figure 20)
tLH
ALE pulse width
20
-
20
-
ns
tAVLL
address setup time before ALE
LOW
10
-
10
-
ns
tLLAX
address hold time after ALE LOW
reading
0
10
0
10
ns
writing
0
-
0
-
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISP1183BS,157 | UNIVERSAL SERIAL BUS CONTROLLER, PQCC32 |
| ISP1362EE,551 | UNIVERSAL SERIAL BUS CONTROLLER, PBGA64 |
| ISP1520BD,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
| ISP1520BD,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
| ISP1561BM,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP128 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISP1181BDGG-T | 制造商:ST-Ericsson 功能描述:USB Peripheral Controller 48-Pin TSSOP T/R |
| ISP1181BDGGTM | 功能描述:IC USB HOST CTRL FLL-SPD 48TSSOP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| ISP1181BPC | 制造商:ST-Ericsson 功能描述:Full-Speed Universal Serial Bus Peripheral Controller |
| ISP1181BS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| ISP1181DGG | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Full-speed Universal Serial Bus interface device |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。