參數(shù)資料
型號： ICS813078BYILFT
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 23/26頁
文件大小： 0K
描述： IC VCXO PLL WIRELESS 64TQFP
標(biāo)準(zhǔn)包裝： 500
系列： HiPerClockS™, FemtoClock™
類型： 時鐘/頻率發(fā)生器，扇出緩沖器（分配），抖動衰減器，多路復(fù)用器
PLL： 是
主要目的： 無線基礎(chǔ)架構(gòu)應(yīng)用
輸入： LVDS，LVHSTL，LVPECL，晶體
輸出： LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 3:9
差分 - 輸入:輸出： 是/是
頻率 - 最大： 614.4MHz
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-TQFP 裸露焊盤
供應(yīng)商設(shè)備封裝： 64-TQFP-EP（10x10）
包裝： 帶卷 (TR)
ICS813078I
FEMTOCLOCKS VCXO-PLL FREQUENCY GENERATOR
FEMTOCLOCKS VCXO-PLL FREQUENCY GENERATOR
6
ICS813078BYI REV. A OCTOBER 6, 2008
Table 3F. Input Reference Clock Multiplexer (REF_SEL) Configuration Table
The input reference selector should be tied to logic 0, selecting the differential clock inputs, for best signal integrity and lowest phase noise
Table 3G. PLL Bypass (BYPASS) Configuration Table
The BYPASS[1:0] controls should be set to logic LOW level for normal operation. BYPASS = 1x enables the PLL bypass mode for factory
test. In PLL Bypass Mode, the output frequency is divided by NA, NB, or NC dividers.
Table 3H. Fast Lock Mode (FLM) Configuration Table
Figure 1. Recommended Start-up Timing Diagram
Input
Operation
REF_SEL
0 (default)
Selects CLK0, nCLK0 differential input pair as reference frequency.
1
Selects CLK1 single-ended input as reference frequency.
Input
Operation
BYPASS1
BYPASS0
0X
fOUT = ((fREF ÷ P) * MV * MF) ÷ NA, NB, or NC.
VCXO-PLL operation, jitter attenuation and frequency multiplication enabled.
10
fOUT = ((fREF ÷ P) * MV) ÷ NA, NB, or NC.
VCXO-PLL enabled, Femto-PLL bypassed. Jitter attenuation (VCXO-PLL) enabled.
AC specifications do not apply.
1 (default)
fOUT = fREF ÷ NA, NB, or NC.
VCXO-PLL and Femto-PLL bypassed, no jitter attenuation and frequency multiplication.
AC specifications do not apply.
Input
Operation
FLM
0 (default)
Normal operation.
1
Fast PLL lock operation. Use this mode only during startup to decrease PLL lock time.
Fast Lock Mode
(High VCXO-PLL Bandwidth)
Nominal VCXO-PLL Bandwidth
VCXO-PLL Locked
VCXO-PLL Acquires Lock
tLOCK
LOCK
FLM
0V
VCC = 3.3V
相關(guān)PDF資料
PDF描述
SI5324D-C-GM IC CLOCK MULT 2KHZ-150MHZ 36VQFN
IDT82V3011PVG8 IC PLL WAN T1/E1/OC3 SGL 56-SSOP
VE-BN4-MY-S CONVERTER MOD DC/DC 48V 50W
VE-BN3-MY-S CONVERTER MOD DC/DC 24V 50W
VE-B2H-MW-F2 CONVERTER MOD DC/DC 52V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS813078I 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:FEMTOCLOCKS? VCXO-PLL FREQUENCY GENERATOR FOR WIRELESS INFRASTRUCTURE EQUIPMENT
ICS813252CKI-02LF 功能描述:IC MULTIPLIER VCXO PLL 32-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™, FemtoClock™ 標(biāo)準(zhǔn)包裝:27 系列:Precision Edge® 類型:頻率合成器 PLL:是 輸入:PECL，晶體 輸出:PECL 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/是 頻率 - 最大:800MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 5.25 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC 包裝:管件
ICS813252CKI-02LFT 功能描述:IC MULTIPLIER VCXO PLL 32-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™, FemtoClock™ 標(biāo)準(zhǔn)包裝:27 系列:Precision Edge® 類型:頻率合成器 PLL:是 輸入:PECL，晶體 輸出:PECL 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/是 頻率 - 最大:800MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 5.25 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC 包裝:管件
ICS813252I-02 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:VCXO JITTER ATTENUATOR & FEMTOCLOCK? MULTIPLIER
ICS813253BGLF 功能描述:IC ATTENUATOR/XLATOR 24TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™, FemtoClock™ 標(biāo)準(zhǔn)包裝:27 系列:Precision Edge® 類型:頻率合成器 PLL:是 輸入:PECL，晶體 輸出:PECL 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/是 頻率 - 最大:800MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 5.25 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*