參數(shù)資料
型號(hào)： IBMN612804GT3B
廠(chǎng)商： IBM Microeletronics
英文描述： 128Mb Double Data Rate Synchronous DRAM(128M位高速CMOS同步動(dòng)態(tài)RAM（采用雙數(shù)據(jù)速率結(jié)構(gòu)）)
中文描述： 128Mb的雙數(shù)據(jù)速率同步DRAM（128兆位高速的CMOS同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（采用雙數(shù)據(jù)速率結(jié)構(gòu)））
文件頁(yè)數(shù)： 59/79頁(yè)
文件大?。?/td> 1324K
代理商： IBMN612804GT3B
IBMN612404GT3B
IBMN612804GT3B
Preliminary
128Mb Double Data Rate Synchronous DRAM
06K0566.F39350B
1/01
IBM Corporation. All rights reserved.
Use is further subject to the provisions at the end of this document.
Page 59 of 79
Electrical Characteristics & AC Timing for DDR266/DDR200 - Absolute
Specifications
(0
°
C
≤
T
A
≤
70
°
C
;
V
DDQ
= 2.5V
±
0.2V; V
DD
= 2.5V
±
0.2V, See AC Characteristics) (Part 1 of 2)
Symbol
Parameter
DDR266A (7N)
DDR266B (75N)
DDR200 (8N)
Unit
Notes
Min
Max
Min
Max
Min
Max
t
AC
DQ output access time from CK/CK
0.75
+
0.75
0.75
+
0.75
0.8
+
0.8
ns
1, 2, 3, 4
t
DQSCK
DQS output access time from CK/CK
0.75
+
0.75
0.75
+
0.75
0.8
+
0.8
ns
1, 2, 3, 4
t
CH
CK high-level width
0.45
0.55
0.45
0.55
0.45
0.55
t
CK
1, 2, 3, 4
t
CL
CK low-level width
0.45
0.55
0.45
0.55
0.45
0.55
t
CK
1, 2, 3, 4
t
CK
Clock cycle time
CL = 2.5
7
12
7.5
12
8
12
ns
1, 2, 3, 4
t
CK
CL = 2.0
7.5
12
10
12
10
12
ns
1, 2, 3, 4
10
12
t
DH
DQ and DM input hold time
0.5
0.5
0.6
ns
1, 2, 3,
4, 18, 19
t
DS
DQ and DM input setup time
0.5
0.5
0.6
ns
1, 2, 3,
4, 18, 19
t
DIPW
DQ and DM input pulse width (each input)
1.75
1.75
2
ns
1, 2, 3, 4
t
HZ
Data-out high-impedance time from CK/CK
0.75
+
0.75
0.75
+
0.75
0.8
+
0.8
ns
1, 2, 3,
4, 5
t
LZ
Data-out low-impedance time from CK/CK
0.75
+
0.75
0.75
+
0.75
0.8
+
0.8
ns
1, 2, 3,
4, 5
t
DQSQ
DQS-DQ skew (DQS & associated DQ sig-
nals)
+
0.5
+
0.5
+
0.6
ns
1, 2, 3, 4
t
DQSQA
DQS-DQ skew (DQS & all DQ signals)
+
0.5
+
0.5
+
0.6
ns
1, 2, 3, 4
t
HP
minimum half clk period for any given
cycle; defined by clk high (t
CH
) or clk low
(t
CL
) time
t
CH
or
t
CL
t
CH
or
t
CL
t
CH
or
t
CL
t
CK
1, 2, 3, 4
t
QH
Data output hold time from DQS
t
-
0.75ns
t
-
0.75ns
t
-
1.0ns
t
CK
1, 2, 3, 4
t
DQSS
Write command to 1st DQS latching transi-
tion
0.75
1.25
0.75
1.25
0.75
1.25
t
CK
1, 2, 3, 4
t
DQSL,H
DQS input low (high) pulse width (write
cycle)
0.35
0.35
0.35
t
CK
1, 2, 3, 4
t
DSS
DQS falling edge to CK setup time (write
cycle)
0.2
0.2
0.2
t
CK
1, 2, 3, 4
t
DSH
DQS falling edge hold time from CK (write
cycle)
0.2
0.2
0.2
t
CK
1, 2, 3, 4
t
MRD
Mode register set command cycle time
14
15
16
ns
1, 2, 3, 4
t
WPRES
Write preamble setup time
0
0
0
ns
1, 2, 3,
4, 7
t
WPST
Write postamble
0.40
0.60
0.40
0.60
0.40
0.60
t
CK
1, 2, 3,
4, 6
t
WPRE
Write preamble
0.25
0.25
0.25
t
CK
1, 2, 3, 4
t
IH
Address and control input hold time (fast
slew rate)
0.9
0.9
1.1
ns
2, 3, 4,
11, 13,
14
相關(guān)PDF資料
PDF描述
IBMN625404GT3B 256Mb Double Data Rate Synchronous DRAM(256M位雙數(shù)據(jù)速率同步動(dòng)態(tài)RAM)
IBMN625804GT3B 256Mb Double Data Rate Synchronous DRAM(256M位雙數(shù)據(jù)速率同步動(dòng)態(tài)RAM)
ICM7321 SINGLE 12/10/8-BIT VOLTAGE-OUTPUT DACS
ICM7321M SINGLE 12/10/8-BIT VOLTAGE-OUTPUT DACS
ICM7321MG SINGLE 12/10/8-BIT VOLTAGE-OUTPUT DACS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IBMPPC403GAJC33C1 制造商:IBM 功能描述:
IBMPPC750CLGEQ4023 制造商:IBM 功能描述:MPU 750CL RISC 32BIT 90NM 400MHZ 1.15V/1.8V 278FCBGA - Trays
IBMPPC750CLGEQ5023 制造商:IBM Microelectronics 功能描述:MPU 750CL RISC 32BIT 90NM 500MHZ 1.15V/1.8V 278FCBGA - Trays
IBMPPC750CLGEQA033 制造商:IBM 功能描述:MPU 750CL RISC 32BIT 90NM 1GHZ 1.15V/1.8V 278FCBGA - Trays 制造商:IBM 功能描述:IBMIBMPPC750CLGEQA033 CPU PPC 750CL 1GHZ
IBN100 制造商:Hubbell Wiring Device-Kellems 功能描述:ICON, BLANK,BR,100PK
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*