1
參數(shù)資料
型號(hào)： EVAL-ADAU1701MINIZ
廠商： Analog Devices Inc
文件頁數(shù)： 52/53頁
文件大?。?/td> 0K
描述： BOARD EVAL SIGMADSP AUD ADAU1701
標(biāo)準(zhǔn)包裝： 1
系列： SigmaDSP®
類型： DSP：音頻
適用于相關(guān)產(chǎn)品： ADAU1701
所含物品： 板，線纜
產(chǎn)品目錄頁面： 776 (CN2011-ZH PDF)
相關(guān)產(chǎn)品： ADAU1701JSTZ-RL-ND - IC AUDIO PROC 2ADC/4DAC 48-LQFP
ADAU1701JSTZ-ND - IC AUDIO PROC 2ADC/4DAC 48-LQFP
其它名稱： ADAU1701MINIBZ
ADAU1701MINIBZ-ND
ADAU1701MINIZ
ADAU1701MINIZ-ND
ADAU1701
Rev. B | Page 7 of 52
REGULATOR
Table 6. Regulator1
Parameter
Min
Typ
Max
Unit
DVDD Voltage
1.7
1.8
1.84
V
1 Regulator specifications are calculated using a Zetex Semiconductors FZT953 transistor in the circuit.
DIGITAL TIMING SPECIFICATIONS
Table 7. Digital Timing1
Limit
Parameter
tMIN
tMAX
Unit
Test Conditions/Comments
MASTER CLOCK
tMP
36
244
ns
MCLKI period, 512 × fS mode
48
366
ns
MCLKI period, 384 × fS mode
73
488
ns
MCLKI period, 256 × fS mode
291
1953
ns
MCLKI period, 64 × fS mode
SERIAL PORT
tBIL
40
ns
INPUT_BCLK (Pin 9) low pulse width
tBIH
40
ns
INPUT_BCLK (Pin 9) high pulse width
tLIS
10
ns
INPUT_LRCLK (Pin 8) setup; time to INPUT_BCLK rising
tLIH
10
ns
INPUT_LRCLK (Pin 8) hold; time from INPUT_BCLK rising
tSIS
10
ns
SDATA_INx (Pin 10, Pin 11, Pin 28, or Pin 29) setup; time to INPUT_BCLK (Pin 9)
rising
tSIH
10
ns
SDATA_INx (Pin 10, Pin 11, Pin 28, or Pin 29) hold; time from INPUT_BCLK (Pin 9)
rising
tLOS
10
ns
OUTPUT_LRCLK (Pin 16) setup in slave mode
tLOH
10
ns
OUTPUT_LRCLK (Pin 16) hold in slave mode
tTS
5
ns
OUTPUT_BCLK (Pin 11) falling to OUTPUT_LRCLK (Pin 16) timing skew
tSODS
40
ns
SDATA_OUTx (Pin 14, Pin 15, Pin 26, or Pin 27) delay in slave mode; time from
OUTPUT_BCLK (Pin 11) falling
tSODM
40
ns
SDATA_OUTx (Pin 14, Pin 15, Pin 26, or Pin 27) delay in master mode; time from
OUTPUT_BCLK (Pin 11) falling
SPI PORT
fCCLK
6.25
MHz
CCLK (Pin 23) frequency
tCCPL
80
ns
CCLK (Pin 23) pulse width low
tCCPH
80
ns
CCLK (Pin 23) pulse width high
tCLS
0
ns
CLATCH (Pin 21) setup; time to CCLK (Pin 23) rising
tCLH
100
ns
CLATCH (Pin 21) hold; time from CCLK (Pin 23) rising
tCLPH
80
ns
CLATCH (Pin 21) pulse width high
tCDS
0
ns
CDATA (Pin 20) setup; time to CCLK (Pin 23) rising
tCDH
80
ns
CDATA (Pin 20) hold; time from CCLK (Pin 23) rising
tCOD
101
ns
COUT (Pin 22) delay; time from CCLK (Pin 23) falling
I2C PORT
fSCL
400
kHz
SCL (Pin 23) frequency
tSCLH
0.6
μs
SCL (Pin 23) high
tSCLL
1.3
μs
SCL (Pin 23) low
tSCS
0.6
μs
Setup time, relevant for repeated start condition
tSCH
0.6
μs
Hold time; after this period, the first clock is generated
tDS
100
ns
Data setup time
tSCR
300
ns
SCL (Pin 23) rise time
tSCF
300
ns
SCL (Pin 23) fall time
tSDR
300
ns
SDA (Pin 22) rise time
tSDF
300
ns
SDA (Pin 22) fall time
tBFT
0.6
Bus-free time; time between stop and start
相關(guān)PDF資料
PDF描述
RBA15DTMI CONN EDGECARD 30POS R/A .125 SLD
V300C24C75BF2 CONVERTER MOD DC/DC 24V 75W
BQ2057DGKRG4 IC LI-ION LDO CHRG MGMT 8-MSOP
AIUR-06-821K INDUCTOR POWER 820UH 10% T/H
RBA15DTBI CONN EDGECARD 30POS R/A .125 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EVAL-ADAU1701MINIZ 制造商:Analog Devices 功能描述:ADAU1701MINIZ EvaluationBoard
EVAL-ADAU1702EB 制造商:AD 制造商全稱:Analog Devices 功能描述:SigmaDSP 28-56-Bit Audio Processor with Two ADCs and Four DACs
EVAL-ADAU1702EBZ 制造商:Analog Devices 功能描述:EVALBRD SIGMADSP28/56-B AUDIOPR2ADC/4DAC - Bulk
EVAL-ADAU1761Z 功能描述:BOARD EVAL FOR ADAU1761 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
EVAL-ADAU1781Z 功能描述:BOARD EVAL FOR ADAU1781 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*