- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362739 > EP1S80F1508I7ES (Altera Corporation) Stratix Device Family Data Sheet PDF資料下載
參數(shù)資料
| 型號： | EP1S80F1508I7ES |
| 廠商： | Altera Corporation |
| 英文描述： | Stratix Device Family Data Sheet |
| 中文描述： | Stratix系列器件數(shù)據(jù)手冊 |
| 文件頁數(shù)： | 12/290頁 |
| 文件大?。?/td> | 3559K |
| 代理商： | EP1S80F1508I7ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁
Section I–2
Altera Corporation
Stratix Device Family Data Sheet
Stratix Device Handbook, Volume 1
2
July 2005 v3.2
●
Added
“Clear Signals”
section.
Updated
“Power Sequencing & Hot Socketing”
section.
Format changes.
●
●
September 2004, v3.1
●
Updated fast regional clock networks description on
page 2–73
.
Deleted the word preliminary from the “specification for the maximum
time to relock is 100 μs” on
page 2–90
.
Added information about differential SSTL and HSTL outputs in
“External Clock Outputs” on page 2–92
.
Updated notes in
Figure 2–55 on page 2–93
.
Added information about
m
counter to
“Clock Multiplication &
Division” on page 2–101
.
Updated Note 1 in
Table 2–58 on page 2–101
.
Updated description of
“Clock Multiplication & Division” on
page 2–88
.
Updated
Table 2–22 on page 2–102
.
Added references to AN 349 and AN 329 to
“External RAM
Interfacing” on page 2–115
.
Table 2–25 on page 2–116
: updated the table, updated Notes 3 and
4. Notes 4, 5, and 6, are now Notes 5, 6, and 7, respectively.
Updated
Table 2–26 on page 2–117
.
Added information about PCI Compliance to
page 2–120
.
Table 2–32 on page 2–126
: updated the table and deleted Note 1.
Updated reference to device pin-outs now being available on the web
on
page 2–130
.
Added Notes 4 and 5 to
Table 2–36 on page 2–130
.
Updated Note 3 in
Table 2–37 on page 2–131
.
Updated Note 5 in
Table 2–41 on page 2–135
.
●
●
●
●
●
●
●
●
●
●
●
●
●
●
●
●
April 2004, v3.0
●
Added note 3 to rows 11 and 12 in
Table 2–18
.
Deleted “Stratix and Stratix GX Device PLL Availability” table.
Added I/O standards row in
Table 2–28
that support max and min
strength.
Row
clk
[1,3,8,10]
was removed from
Table 2–30
.
Added checkmarks in Enhanced column for LVPECL, 3.3-V PCML,
LVDS, and HyperTransport technology rows in
Table 2–32
.
Removed the Left and Right I/O Banks row in
Table 2–34
.
Changed
RCLK
values in
Figures 2–50
and
2–51
.
External RAM Interfacing section replaced.
●
●
●
●
●
●
●
November 2003, v2.2
●
Added 672-pin BGA package information in
Table 2–37
.
Removed support for series and parallel on-chip termination.
Termination Technology renamed differential on-chip termination.
Updated the number of channels per PLL in Tables 2-38 through 2-
42.
Updated
Figures 2–65
and
2–67
.
●
●
●
●
October 2003, v2.1
●
Updated DDR I information.
Updated
Table 2–22
.
Added
Tables 2–25
,
2–29
,
2–30
, and
2–72
.
Updated
Figures 2–59
,
2–65
, and
2–67
.
Updated the Lock Detect section.
●
●
●
●
Chapter
Date/Version
Changes Made
相關PDF資料 |
PDF描述 |
|---|---|
| EP1S25F1508I7ES | Stratix Device Family Data Sheet |
| EP1S30F1508I7ES | Stratix Device Family Data Sheet |
| EP1S40F1508I7ES | Stratix Device Family Data Sheet |
| EP1S80B956 | Stratix Device Family Data Sheet |
| EP1S20B1508C5ES | Stratix Device Family Data Sheet |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP1S80F1508I7N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix I 7904 LABs 1203 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1S-B3G1 | 制造商:NEC 制造商全稱:NEC 功能描述:AUTOMOTIVE RELAYS LOW SOUND PRESSURE |
| EP1S-B3G1T | 制造商:NEC 制造商全稱:NEC 功能描述:LOW SOUND PRESSURE |
| EP1S-B3G1TT | 制造商:NEC 制造商全稱:NEC 功能描述:LOW SOUND PRESSURE |
| EP1S-B3G2 | 制造商:NEC 制造商全稱:NEC 功能描述:LOW SOUND PRESSURE |
發(fā)布緊急采購，3分鐘左右您將得到回復。