參數(shù)資料
型號： DSPB56367AG150
廠商： Freescale Semiconductor
文件頁數(shù)： 38/100頁
文件大小： 0K
描述： IC DSP 24BIT 150MHZ 144-LQFP
標準包裝： 60
系列： DSP56K/Symphony
類型： 音頻處理器
接口： 主機接口，I²C，SAI，SPI
時鐘速率： 150MHz
非易失內(nèi)存： ROM（240 kB）
芯片上RAM： 69kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.80V
工作溫度： -40°C ~ 95°C
安裝類型： 表面貼裝
封裝/外殼： 144-LQFP
供應(yīng)商設(shè)備封裝： 144-LQFP（20x20）
包裝： 托盤
External Memory Expansion Port (Port A)
DSP56367 Technical Data, Rev. 2.1
3-18
Freescale Semiconductor
141
CAS assertion to column address not valid
tCAH
3.5
× TC 4.0
31.0
—
ns
142
Last column address valid to RAS deassertion
tRAL
5
× TC 4.0
46.0
—
ns
143
WR deassertion to CAS assertion
tRCS
1.25
× TC 4.0
8.5
—
ns
144
CAS deassertion to WR assertion
tRCH
1.25
× TC – 3.7
8.8
—
ns
145
CAS assertion to WR deassertion
tWCH
3.25
× TC 4.2
28.3
—
ns
146
WR assertion pulse width
tWP
4.5
× TC 4.5
40.5
—
ns
147
Last WR assertion to RAS deassertion
tRWL
4.75
× TC 4.3
43.2
—
ns
148
WR assertion to CAS deassertion
tCWL
3.75
× TC 4.3
33.2
—
ns
149
Data valid to CAS assertion (write)
tDS
0.5
× TC – 4.5
0.5
—
ns
150
CAS assertion to data not valid (write)
tDH
3.5
× TC 4.0
31.0
—
ns
151
WR assertion to CAS assertion
tWCS
1.25
× TC 4.3
8.2
—
ns
152
Last RD assertion to RAS deassertion
tROH
4.5
× TC 4.0
41.0
—
ns
153
RD assertion to data valid
tGA
3.25
× TC 5.7
—
26.8
ns
154
RD deassertion to data not valid6
tGZ
0.0
—
ns
155
WR assertion to data active
0.75
× TC – 1.5
6.0
—
ns
156
WR deassertion to data high impedance
0.25
× TC
—2.5
ns
1 The number of wait states for Page mode access is specified in the DCR.
2 The refresh period is specified in the DCR.
3 The asynchronous delays specified in the expressions are valid for DSP56367.
4 All the timings are calculated for the worst case. Some of the timings are better for specific cases (for example, t
PC equals
3
× TC for read-after-read or write-after-write sequences). An expressions is used to calculate the maximum or minimum
value listed, as appropriate.
5 BRW[1–0] (DRAM control register bits) defines the number of wait states that should be inserted in each DRAM out-of-page
access.
6 RD deassertion always occurs after CAS deassertion; therefore, the restricted timing is t
OFF and not tGZ.
Table 3-10
DRAM Page Mode Timings, Four Wait States1, 2, 3 (continued)
No.
Characteristics
Symbol
Expression4
100 MHz
Unit
Min
Max
相關(guān)PDF資料
PDF描述
DSPB56371AF180 IC DSP 24BIT 180MHZ 80-LQFP
DSPB56374AEC IC DSP 24BIT 150MHZ 52-LQFP
DSPB56720CAG DSP 24BIT AUD 200MHZ 144-LQFP
DSPB56724AG DSP 24BIT AUD 250MHZ 144-LQFP
DSPIC30F2010T-20E/MM IC DSPIC MCU/DSP 12K 28QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DSPB56367PV150 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 150Mhz/ 150MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSPB5636AG120 制造商:Freescale Semiconductor 功能描述:
DSPB56371AF150 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 150 MHZ VERSION DSPB371 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSPB56371AF180 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC BLANK ROM VERSION 56371 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSPB56371AF180 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor (DSP) IC
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*