- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377001 > DSP56F827FG80E (飛思卡爾半導體(中國)有限公司) 16-bit Digital Signal Controllers PDF資料下載
參數(shù)資料
| 型號： | DSP56F827FG80E |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | 16-bit Digital Signal Controllers |
| 中文描述： | 16位數(shù)字信號控制器 |
| 文件頁數(shù)： | 46/60頁 |
| 文件大?。?/td> | 811K |
| 代理商： | DSP56F827FG80E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
56F827 Technical Data, Rev. 12
46
Freescale Semiconductor
Delay from STCK high to STFS (bl) high - Slave
5
t
TFSBHS
0.1
—
46
ns
Delay from STCK high to STFS (wl) high - Slave
5
t
TFSWHS
0.1
—
46
ns
Delay from SRCK high to SRFS (bl) high - Slave
5
t
RFSBHS
0.1
—
46
ns
Delay from SRCK high to SRFS (wl) high - Slave
5
t
RFSWHS
0.1
—
46
ns
Delay from STCK high to STFS (bl) low - Slave
5
t
TFSBLS
-1
—
—
ns
Delay from STCK high to STFS (wl) low - Slave
5
t
TFSWLS
-1
—
—
ns
Delay from SRCK high to SRFS (bl) low - Slave
5
t
RFSBLS
-46
—
—
ns
Delay from SRCK high to SRFS (wl) low - Slave
5
t
RFSWLS
-46
—
—
ns
STCK high to STXD enable from high impedance - Slave
t
TXES
—
—
—
ns
STCK high to STXD valid - Slave
t
TXVS
1
—
25
ns
STFS high to STXD enable from high impedance (first bit) - Slave
t
FTXES
5.5
—
25
ns
STFS high to STXD valid (first bit) - Slave
t
FTXVS
6
—
27
ns
STCK high to STXD not valid - Slave
t
TXNVS
11
—
13
ns
STCK high to STXD high impedance - Slave
t
TXHIS
11
—
28.5
ns
SRXD Setup time before SRCK low - Slave
t
SS
4
—
—
ns
SRXD Hold time after SRCK low - Slave
t
HS
4
—
—
ns
Synchronous Operation (in addition to standard external clock parameters)
SRXD Setup time before STCK low - Slave
t
TSS
4
—
—
—
SRXD Hold time after STCK low - Slave
t
THS
4
—
—
—
1.
Slave mode is externally generated clocks and frame syncs
2.
Max clock frequency is IP_clk/4 = 40MHz / 4 = 10MHz for an 80MHz part.
3.
and a non-inverted frame sync (TFSI=0 in SCR2 and RFSI=0 in SCSR). If the polarity of the clock and/or the frame sync have
been inverted, all the timings remain valid by inverting the clock signal STCK/SRCK and/or the frame sync STFS/SRFS in the
tables and in the figures.
All the timings for the SSI are given for a non-inverted serial clock polarity (TSCKP=0 in SCR2 and RSCKP=0 in SCSR)
4.
50% duty cycle
5.
bl = bit length; wl = word length
Table 3-15 SSI Slave Mode
1
Switching Characteristics
Operating Conditions: V
SSIO
=V
SS
= V
SSA
= 0V, V
DDA
=V
DDIO
=3.0–3.6V, V
DD
= 2.25–2.75V, T
A
= –40
°
to +85
°
C, C
L
≤
50pF, f
op
= 80MHz
Parameter
Symbol
Min
Typ
Max
Units
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56F827 | 16-bit Hybrid Controller(16位混合控制器) |
| DSP8-08AC | Phase-leg Rectifier Diode ISOPLUS220 |
| DSP8-08 | Phase-leg Rectifier Diode |
| DSP8-08AS | Phase-leg Rectifier Diode |
| DSP8-08S | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56F827FG80E | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor IC DSP Type:Cor |
| DSP56F827FG80E | 制造商:Freescale Semiconductor 功能描述:DSP LQFP128 3.6V |
| DSP56F827PB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:56F827 16-Bit Hybrid Controller Product Brief |
| DSP56F827PB/D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:56F827 16-bit Hybrid Controller |
| DSP56F8XXBLUM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:56F8xx Serial Bootloader User Manual |
發(fā)布緊急采購，3分鐘左右您將得到回復。