- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377001 > DSP56858VF120 (飛思卡爾半導(dǎo)體(中國(guó))有限公司) 16-bit Digital Signal Controllers PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56858VF120 |
| 廠商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 英文描述： | 16-bit Digital Signal Controllers |
| 中文描述： | 16位數(shù)字信號(hào)控制器 |
| 文件頁(yè)數(shù)： | 40/64頁(yè) |
| 文件大小： | 956K |
| 代理商： | DSP56858VF120 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)當(dāng)前第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)
56858 Technical Data, Rev. 6
40
Freescale Semiconductor
4.9 Serial Peripheral Interface (SPI) Timing
1. Parameters listed are guaranteed by design.
Figure 4-23 SPI Timing
1
Operating Conditions: V
SS
= V
SSIO
= V
SSA
= 0 V, V
DD
= 1.62-1.98V, V
DDIO
= V
DDA
=
3.0–3.6V, T
A
= –40
°
to +120
°
C, C
L
≤
50pF, f
op
= 120MHz
Characteristic
Symbol
Min
Max
Unit
See Figure
Cycle time
Master
Slave
t
C
25
25
—
—
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Enable lead time
Master
Slave
t
ELD
—
12.5
—
—
ns
ns
4-27
Enable lag time
Master
Slave
t
ELG
—
12.5
—
—
ns
ns
4-27
Clock (SCLK) high time
Master
Slave
t
CH
9
12.5
—
—
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Clock (SCLK) low time
Master
Slave
t
CL
12
12.5
—
—
ns
ns
4-27
Data set-up time required for inputs
Master
Slave
t
DS
10
2
—
—
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Data hold time required for inputs
Master
Slave
t
DH
0
2
—
—
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Access time (time to data active from high-impedance state)
Slave
t
A
5
15
ns
ns
4-27
Disable time (hold time to high-impedance state)
Slave
t
D
2
9
ns
ns
4-27
Data valid for outputs
Master
Slave (after enable edge)
t
DV
—
—
2
14
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Data invalid
Master
Slave
t
DI
0
0
—
—
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Rise time
Master
Slave
t
R
—
—
11.5
10.0
ns
ns
4-24
,
4-25
,
4-26
,
4-27
Fall time
Master
Slave
t
F
—
—
9.7
9.0
ns
ns
4-24
,
4-25
,
4-26
,
4-27
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP5685XEVMUM | Feature Phone Software Application Product Brief |
| DSP5685XUM | Feature Phone Software Application Product Brief |
| DSP56F800ERM | Feature Phone Software Application Product Brief |
| DSP56F801FA60E | 16-bit Digital Signal Controllers |
| DSP56F801FA80E | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP5685XEVMUM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Feature Phone Software Application Product Brief |
| DSP5685XSFPPB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Feature Phone Software Application |
| DSP5685XUM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP5685XUMAD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP5685XUMAD Rev 2.0 Addendum |
| DSP56ADC16D | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。