參數(shù)資料
型號： DSP56311VL150R2
廠商： Freescale Semiconductor
文件頁數(shù)： 29/96頁
文件大?。?/td> 0K
描述： IC DSP 24BIT 150MHZ 196-MAPBGA
標準包裝： 1
系列： DSP56K/Symphony
類型： 定點
接口： 主機接口，SSI，SCI
時鐘速率： 150MHz
非易失內存： ROM（576 B）
芯片上RAM： 384kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.80V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 196-LBGA
供應商設備封裝： 196-MAPBGA（15x15）
包裝： 剪切帶 (CT)
其它名稱： DSP56311VL150R2CT
AC Electrical Characteristics
DSP56311 Technical Data, Rev. 8
Freescale Semiconductor
2-15
134
CAS deassertion to data not valid (read hold time)
tOFF
0.0
—
ns
135
Last CAS assertion to RAS deassertion
tRSH
2.5
× T
C 4.0
21.0
—
ns
136
Previous CAS deassertion to RAS deassertion
tRHCP
4.5
× TC 4.0
41.0
—
ns
137
CAS assertion pulse width
tCAS
2
× TC 4.0
16.0
—
ns
138
Last CAS deassertion to RAS assertion5
BRW[1–0] = 00, 01—not applicable
BRW[1–0] = 10
BRW[1–0] = 11
tCRP
—
4.75
× TC 6.0
6.75
× T
C 6.0
—
41.5
61.5
—
ns
139
CAS deassertion pulse width
tCP
1.5
× TC 4.0
11.0
—
ns
140
Column address valid to CAS assertion
tASC
TC 4.0
6.0
—
ns
141
CAS assertion to column address not valid
tCAH
2.5
× T
C 4.0
21.0
—
ns
142
Last column address valid to RAS deassertion
tRAL
4
× TC 4.0
36.0
—
ns
143
WR deassertion to CAS assertion
tRCS
1.25
× TC 4.0
8.5
—
ns
144
CAS deassertion to WR assertion
tRCH
0.75
× T
C 4.0
3.5
—
ns
145
CAS assertion to WR deassertion
tWCH
2.25
× TC 4.2
18.3
—
ns
146
WR assertion pulse width
tWP
3.5
× TC 4.5
30.5
—
ns
147
Last WR assertion to RAS deassertion
tRWL
3.75
× T
C 4.3
33.2
—
ns
148
WR assertion to CAS deassertion
tCWL
3.25
× TC 4.3
28.2
—
ns
149
Data valid to CAS assertion (write)
tDS
0.5
× TC – 4.5
0.5
—
ns
150
CAS assertion to data not valid (write)
tDH
2.5
× T
C 4.0
21.0
—
ns
151
WR assertion to CAS assertion
tWCS
1.25
× TC 4.3
8.2
—
ns
152
Last RD assertion to RAS deassertion
tROH
3.5
× TC 4.0
31.0
—
ns
153
RD assertion to data valid
tGA
2.5
× T
C 5.7
—
19.3
ns
154
RD deassertion to data not valid6
tGZ
0.0
—
ns
155
WR assertion to data active
0.75
× TC – 1.5
6.0
—
ns
156
WR deassertion to data high impedance
0.25
× T
C
—2.5
ns
Notes:
1.
The number of wait states for Page mode access is specified in the DRAM Control Register.
2.
The refresh period is specified in the DRAM Control Register.
3.
The asynchronous delays specified in the expressions are valid for the DSP56311
.
4.
All the timings are calculated for the worst case. Some of the timings are better for specific cases (for example, tPC equals 4 ×
TC for read-after-read or write-after-write sequences). An expression is used to compute the number listed as the minimum or
maximum value listed, as appropriate.
5.
BRW[1–0] (DRAM control register bits) defines the number of wait states that should be inserted in each DRAM out-of page-
access.
6.
RD deassertion always occurs after CAS deassertion; therefore, the restricted timing is tOFF and not tGZ.
Table 2-9.
DRAM Page Mode Timings, Three Wait States1,2,3 (Continued)
No.
Characteristics
Symbol
Expression4
100 MHz
Unit
Min
Max
相關PDF資料
PDF描述
ASM30DRSH-S288 CONN EDGECARD 60POS .156 EXTEND
T491X107K016AH CAP TANT 100UF 16V 10% 2917
UBA2015AP/1,112 IC LAMP DVR FLUORES 600V 20-DIP
DS1621S+T&R IC THERMOMETER/STAT DIG 8-SOIC
VI-B6Y-CX-F3 CONVERTER MOD DC/DC 3.3V 49.5W
相關代理商/技術參數(shù)
參數(shù)描述
DSP56311VL160 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
DSP56321 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor
DSP56321EVM 功能描述:開發(fā)板和工具包 - 其他處理器 DSP56321EVM RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓:
DSP56321EVMUM 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56321 EVM User＇s Manual
DSP56321FC200 制造商:Freescale Semiconductor 功能描述:HIP7 56321 200MHZ DSP - Trays
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*