- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10968 > ADV7391BCPZ-REEL (Analog Devices Inc)IC VIDEO ENCODER SD/HD 32-LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADV7391BCPZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 44/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC VIDEO ENCODER SD/HD 32-LFCSP |
| 產(chǎn)品變化通告： | ADV734x, ADV739x Feature Improvement |
| 標(biāo)準(zhǔn)包裝： | 5,000 |
| 類型： | 視頻編碼器 |
| 應(yīng)用： | 機頂盒，視頻播放器，顯示器 |
| 電壓 - 電源，模擬： | 2.6 V ~ 3.46 V |
| 電壓 - 電源，數(shù)字： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP-VQ（5x5） |
| 包裝： | 帶卷 (TR) |
| 配用： | EVAL-ADV7391EBZ-ND - BOARD EVAL FOR ADV7391 ENCODER |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
ADV7390/ADV7391/ADV7392/ADV7393
Data Sheet
Rev. G | Page 40 of 108
Table 29. Register 0x88 to Register 0x89
SR7 to
Bit Number
Reset
SR0
Register
Bit Description
7
6
5
4
3
2
1
0
Register Setting
Value
0x88
SD Mode Register 7
Reserved
0
0x00
SD noninterlaced mode
0
Disabled.
1
Enabled.
SD double buffering
0
Disabled.
1
Enabled.
SD input format
0
8-bit YCbCr input.
0
1
1
0
10-bit YCbCr/16-bit SD RGB
input.1
1
Reserved.
SD digital noise reduction
0
Disabled.
1
Enabled.
SD gamma correction enable
0
Disabled.
1
Enabled.
SD gamma correction curve select
0
Gamma Correction Curve A.
1
Gamma Correction Curve B.
0x89
SD Mode Register 8
SD undershoot limiter
0
Disabled.
0x00
0
1
11 IRE.
1
0
6 IRE.
1
1.5 IRE.
Reserved
0
0 must be written to this bit.
Reserved
0
Reserved.
SD chroma delay
0
Disabled.
0
1
4 clock cycles.
1
0
8 clock cycles.
1
Reserved.
Reserved
0
0 must be written to these bits.
1
Available on the ADV7392/ADV7393 (40-pin devices) only.
Table 30. Register 0x8A to Register 0x98
SR7 to
Bit Number1
Reset
SR0
Register
Bit Description
7
6
5
4
3
2
1
0
Register Setting
Value
0x8A
SD Timing Register 0
SD slave/master mode
0
Slave mode.
0x08
1
Master mode.
SD timing mode
0
Mode 0.
0
1
Mode 1.
1
0
Mode 2.
1
Mode 3.
Reserved
1
SD luma delay
0
No delay.
0
1
Two clock cycles.
1
0
Four clock cycles.
1
Six clock cycles.
SD minimum luma value
0
40 IRE.
1
7.5 IRE.
SD timing reset
x
A low-high-low transition
resets the internal SD
timing counters.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MK10DN512ZVLL10R | IC ARM CORTEX MCU 512KB 100LQFP |
| AD725ARZ-RL | IC ENCODER RGB TO NTSC 16-SOIC |
| VI-BT3-IW-B1 | CONVERTER MOD DC/DC 24V 100W |
| VI-B5X-IX-B1 | CONVERTER MOD DC/DC 5.2V 75W |
| VI-B5V-IX-B1 | CONVERTER MOD DC/DC 5.8V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7391EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7391WBCPZ | 制造商:Analog Devices 功能描述: |
| ADV7391WBCPZ-RL | 制造商:Analog Devices 功能描述: |
| ADV7392 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7392BCPZ | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。