參數(shù)資料
型號(hào)： AD6624A
廠商： Analog Devices, Inc.
英文描述： Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP)
中文描述： 四通道，100 MSPS的數(shù)字接收信號(hào)處理器（RSP）
文件頁數(shù)： 2/40頁
文件大?。?/td> 636K
代理商： AD6624A
REV. 0
AD6624A
–2–
FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
FUNCTIONAL BLOCK DIAGRAM . . . . . . . . . . . . . . . . . . . . 1
SPECIFICATIONS/CHARACTERISTICS . . . . . . . . . . . . . . . . 3
TIMING DIAGRAMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . . . . 9
PIN FUNCTION DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . 11
ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
EXAMPLE FILTER RESPONSE . . . . . . . . . . . . . . . . . . . . . . 14
INPUT DATA PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Gain Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Input Data Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Scaling with Fixed-Point ADCs . . . . . . . . . . . . . . . . . . . . . . . 16
Scaling with Floating-Point or Gain-Ranging ADCs . . . . . . . 16
NUMERICALLY CONTROLLED OSCILLATOR . . . . . . . . 17
Frequency Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
NCO Frequency Hold-Off Register . . . . . . . . . . . . . . . . . . . . 17
Phase Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Phase Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Amplitude Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Clear Phase Accumulator on HOP . . . . . . . . . . . . . . . . . . . . . 17
Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Mode 00: Blank On IEN Low . . . . . . . . . . . . . . . . . . . . . . . . 17
Mode 01: Clock On IEN High . . . . . . . . . . . . . . . . . . . . . . . 18
Mode 10: Clock on IEN Transition to High . . . . . . . . . . . . . 18
Mode 11: Clock on IEN Transition to Low . . . . . . . . . . . . . . 18
WB Input Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Sync Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
SECOND ORDER rCIC FILTER . . . . . . . . . . . . . . . . . . . . . . 18
rCIC2 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Example Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Decimation and Interpolation Registers . . . . . . . . . . . . . . . . . 19
rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
FIFTH ORDER CASCADED INTEGRATOR COMB
FILTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
CIC5 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
RAM COEFFICIENT FILTER . . . . . . . . . . . . . . . . . . . . . . . . 20
RCF Decimation Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Decimation Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Filter Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RCF Output Scale Factor and Control Register . . . . . . . . . . 21
USER-CONFIGURABLE BUILT-IN SELF-TEST (BIST) . . 22
RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CHANNEL BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CHIP SYNCHRONIZATION . . . . . . . . . . . . . . . . . . . . . . . . . 22
Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
SERIAL OUTPUT DATA PORT . . . . . . . . . . . . . . . . . . . . . . 24
Serial Output Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Compact Serial Data Format . . . . . . . . . . . . . . . . . . . . . . . . . 24
Serial Data Frame (Serial Bus Master) . . . . . . . . . . . . . . . . . . 24
Serial Data Frame (Serial Cascade) . . . . . . . . . . . . . . . . . . . . 25
Configuring the Serial Ports . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Serial Port Data Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Serial Port to DSP Interconnection . . . . . . . . . . . . . . . . . . . . 25
Serial Slave Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Serial Ports Cascaded . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Serial Output Frame Timing (Master and Slave) . . . . . . . . . . 26
Serial Port Timing Specifications . . . . . . . . . . . . . . . . . . . . . . 28
SBM0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Serial Word Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
SDFS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Mapping RCF Data to the BIST Registers . . . . . . . . . . . . . . 30
0x00–0x7F: Coefficient Memory (CMEM) . . . . . . . . . . . . . . 30
0x80: Channel Sleep Register . . . . . . . . . . . . . . . . . . . . . . . . 30
0x81: Soft_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . . . 30
0x82: Pin_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
0x83: Start Hold-Off Counter . . . . . . . . . . . . . . . . . . . . . . . . 30
0x84: NCO Frequency Hold-Off Counter . . . . . . . . . . . . . . 30
0x85: NCO Frequency Register 0 . . . . . . . . . . . . . . . . . . . . . 30
0x86: NCO Frequency Register 1 . . . . . . . . . . . . . . . . . . . . . 30
0x87: NCO Phase Offset Register . . . . . . . . . . . . . . . . . . . . . 30
0x88: NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 30
0x90: rCIC2 Decimation – 1 (M
rCIC2
–1) . . . . . . . . . . . . . . . . 31
0x91: rCIC2 Interpolation – 1 (L
rCIC2
–1) . . . . . . . . . . . . . . . 31
0x92: rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x93: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x94: CIC5 Decimation – 1 (M
CIC5
–1) . . . . . . . . . . . . . . . . . 31
0x95: CIC5 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0x96: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
0xA0: RCF Decimation – 1 (M
RCF
–1) . . . . . . . . . . . . . . . . . . 31
0xA1: RCF Decimation Phase (P
) . . . . . . . . . . . . . . . . . . 31
0xA2: RCF Number of Taps Minus One (N
RCF
-1) . . . . . . . . 31
0xA3: RCF Coefficient Offset (CO
RCF
) . . . . . . . . . . . . . . . . . 31
0xA4: RCF Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 31
0xA5: BIST Register for I . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
0xA6: BIST Register for Q . . . . . . . . . . . . . . . . . . . . . . . . . . 32
0xA7: BIST Control Register . . . . . . . . . . . . . . . . . . . . . . . . 32
0xA8: RAM BIST Control Register . . . . . . . . . . . . . . . . . . . 32
0xA9: Serial Port Control Register . . . . . . . . . . . . . . . . . . . . 32
MICROPORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Access Control Register (ACR) . . . . . . . . . . . . . . . . . . . . . . . 33
External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Channel Address Register (CAR) . . . . . . . . . . . . . . . . . . . . . . 34
SOFT_SYNC Control Register . . . . . . . . . . . . . . . . . . . . . . . 34
PIN_SYNC Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 34
SLEEP Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Data Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Write Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Read Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Read/Write Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Intel Nonmultiplexed Mode (INM) . . . . . . . . . . . . . . . . . . . . 35
Motorola Nonmultiplexed Mode (MNM) . . . . . . . . . . . . . . . 35
Input Port Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . 35
SERIAL PORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
JTAG BOUNDARY SCAN . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
INTERNAL WRITE ACCESS . . . . . . . . . . . . . . . . . . . . . . . . . 37
Write Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
INTERNAL READ ACCESS . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Read Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
OUTLINE DIMENSIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
TABLE OF CONTENTS
相關(guān)PDF資料
PDF描述
AD6624AABC Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP)
AD6630AR-REEL Differential, Low Noise IF Gain Block with Output Clamping
AD6630AR Differential, Low Noise IF Gain Block with Output Clamping
AD6630PCB Differential, Low Noise IF Gain Block with Output Clamping
AD6630R Differential, Low Noise IF Gain Block with Output Clamping
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD6624AABC 制造商:Advanced Micro Devices 功能描述:
AD6624AABCZ 功能描述:DIGITAL SIGNAL PROC 196 CSP-BGA RoHS:是 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
AD6624AS 制造商:AD 制造商全稱:Analog Devices 功能描述:Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP)
AD6624AS/PCB 制造商:AD 制造商全稱:Analog Devices 功能描述:Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP)
AD6624S/PCB 制造商:AD 制造商全稱:Analog Devices 功能描述:Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*