- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄36338 > 935263151557 (NXP SEMICONDUCTORS) SPECIALTY CONSUMER CIRCUIT, PQFP240 PDF資料下載
參數(shù)資料
| 型號： | 935263151557 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP240 |
| 封裝： | 32 X 32 MM, 3.40 MM HEIGHT, MSQFP-240 |
| 文件頁數(shù)： | 23/518頁 |
| 文件大?。?/td> | 7111K |
| 代理商： | 935263151557 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁
Philips Semiconductors
Video Out
File: evo.fm5, modified 7/24/99
PRELIMINARY INFORMATION
7-17
The VO unit is reset by the TM1100 hardware reset, or
by a software VO reset, as described in Table 7-7, RE-
SET bit.
The VO_CLK is normally set as output to drive the data
transfer for all modes at a programmable rate. The
VO_CLK signal can be an input or output, as controlled
by the CLKOUT bit in the VO_CTL register. When CLK-
OUT is set, VO_CLK is an output, and its frequency is set
by the VO_CLOCK register value. When CLKOUT is a
zero, VO_CLK is an input and the VO generates data at
the clock rate of the sender.
In video refresh modes, the VO receives or generates
horizontal and frame synchronization signals on the
VO_IO1 and VO_IO2 lines, as described in Section
7.14.1
Video Refresh Modes
In the video refresh modes, the VO transfers an image
from SDRAM to the VO port. The Mode field in the
VO_CTL register defines the video image memory data
format and whether the VO is to perform horizontal up-
scaling (see Table 7-5). The VO accepts memory image
data in YUV 4:2:2 co-sited, YUV 4:2:2 interspersed and
YUV 4:2:0 formats, and generates a CCIR 656 compati-
ble, YUV 4:2:2 co-sited image output stream. Scaling is
identified by the
YUV-1
× and YUV-2× modes. In YUV-1×
modes, luminance and chrominance pass unmodified. In
YUV-2
× modes, luminance and chrominance are hori-
zontally upscaled by a factor of two.
During video refresh, the YTR bit is set in the status reg-
ister when the Image Line Counter reaches the Y
THRESHOLD value. When an image field has been
transferred, the BFR1_EMPTY bit is set in the status reg-
ister. The DSPCPU is interrupted when either the YTR or
BFR1_EMPTY flag is set and its corresponding interrupt
is enabled. To maintain continuous transfer of image
fields, the DSP CPU supplies new pointers for the next
field following each BFR1_EMPTY interrupt. If the
DSPCPU does not supply new pointers before the next
field, the URUN bit is set, and the VO uses the same
pointer values until they are updated.
Graphics Overlay
The graphics overlay is enabled by the OL_EN bit in the
VO_CTL register. The graphics overlay is typically a soft-
ware-generated graphic overlaid onto the output video
image stream. The graphics overlay is either generated
in YUV by the DSPCPU or converted by the DSPCPU
from a RGB to a YUV overlay image. The DSPCPU per-
forms RGB to YUV conversion, because this conversion
can potentially lose information. Since the DSPCPU typ-
ically generates the image, the DSPCPU has the most
information about performing this conversion in the most
effective manner.
The overlay height should be chosen such that the over-
lay does not vertically extend beyond the image area. A
height greater than this causes undefined results and
may result in vertical overlay wraparound.
Note: The emitted byte data rate is limited to 45% of the
DRAM clock when overlays are enabled.
The YUV overlay logic assembles the U0, Y0, V0, Y1
bytes for a pair of YUV 4:2:2 pixels for both the main im-
age and the overlay image. The alpha bit for pixel 0 (the
LSB of the U0 byte of the overlay image) selects ALPHA
ZERO or ALPHA ONE as the alpha source, and the al-
pha blend logic combines U0, Y0, and V0 from the main
and overlay images to generate the U0, Y0 and V0 out-
put values. The alpha bit for pixel 1 (the LSB of the V0
byte of the overlay image) selects ALPHA ZERO or AL-
PHA ONE as the alpha source for blending the Y1 pixels
to generate the Y1 output value. The alpha blended U0,
Y0, V0 and Y1 bytes are sent to the VO output port in the
YUV 422 sequence. The overlay U and V values used
assume a LSB of zero.
Video Image Addressing
The output image is read from SDRAM at a location de-
fined by Y_BASE_ADR, Y_OFFSET, U_BASE_ADR,
U_OFFSET, V_BASE_ADR, and V_OFFSET. The de-
fault memory packing is big-endian although little-endian
packing is also supported by setting the LTL_END bit in
the VO_CTL register.
Horizontally adjacent samples are stored at successive
byte addresses, resulting in a packed form (four 8-bit
samples are packed into one 32-bit word). Upon horizon-
tal retrace, the starting byte address for the next line is
computed by adding the corresponding OFFSET value
to the previous line’s starting byte address. Note that
OFFSET is a 16-bit unsigned quantity. This process con-
tinues until the total image—height in lines and width in
pixels per line—have been read from memory for lumi-
nance (Y). For chrominance, the same number of lines
Table 7-9. Timing Register Recommended Values
Register
Field
525/60 Value
625/50 Value
VO_CLOCK
FREQUENCY
170A3D70h
VO_FRAME
FRAME-
LENGTH
525
625
FIELD 2
START
264
311
FRAME PRE-
SET
11
VO_FIELD
F1 VIDEO
LINE
20
23
F2 VIDEO
LINE
283
336
F1 OLAP
2
F2 OLAP
3
-2 (0xE)
VO_LINE
FRAME
WIDTH
858
864
VIDEO PIXEL
START
138
144
VO_IMAGE
IMAGE
HEIGHT
240
288
IMAGE WIDTH
720
(704 visible)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 935263331557 | SPECIALTY CONSUMER CIRCUIT, PQFP240 |
| 935263133112 | 26 W, 1 CHANNEL, AUDIO AMPLIFIER, PZIP17 |
| 935263384118 | SPECIALTY ANALOG CIRCUIT, PDSO16 |
| 935263384112 | SPECIALTY ANALOG CIRCUIT, PDSO16 |
| 935263512112 | TRIPLE 2-CHANNEL, SGL ENDED MULTIPLEXER, PDSO16 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 935264217557 | 制造商:NXP Semiconductors 功能描述:SUB ONLY IC |
| 935267356112 | 制造商:NXP Semiconductors 功能描述:IC TEA1507PN |
| 935268081112 | 制造商:NXP Semiconductors 功能描述:SUB ONLY IC |
| 935268721125 | 制造商:NXP Semiconductors 功能描述:Buffer/Line Driver 1-CH Non-Inverting 3-ST CMOS 5-Pin TSSOP T/R |
| 935269304128 | 制造商:ST-Ericsson 功能描述:IC AUDIO CODEC W/TCH SCRN 48LQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。