參數(shù)資料
型號: 82C836A
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁數(shù): 164/205頁
文件大?。?/td> 3878K
代理商: 82C836A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁當(dāng)前第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
The following programmable options are available with hidden refresh (ICR 63H):
RAS-only Refresh----In RAS-only refresh, -CAS remains high and -MWE remains low.
AT Refresh OFF----In this mode, ALE, -REF and -XMEMR remain inactive during
hidden refresh. IOCHRDY has no effect. Only the local DRAM is refreshed, not the
AT bus, and the total refresh cycle time is correspondingly shorter (see Table 11-1).
For compatibility with many AT bus add-in cards, AT refresh should not be turned off.
Refresh on Idle----Enabling this option prevents hidden refresh from starting until after
a CPU idle state. Normally, a hidden refresh can begin as early as the next T-state
following -READY, as shown in Figure 11-17. Refresh on idle prevents a hidden
refresh from starting if the next T-state after -READY is a T1-state (-ADS asserted).
In most systems, refresh on idle will probably have no measurable performance effect
and should remain disabled.
The exact number of PROCCLK cycles between various events in hidden refresh
depends on the CPU speed as programmed in ICR 63H. The PROCCLK counts also
depend on whether AT refresh is enabled or disabled, as in the following Table.
Table 11-2.
PROCCLK Cycles and Hidden Refresh
Events
16MHz
20MHz
25MHz
ALE rise to -REF/-CAS fall
2
2
2
2
2
2
-REF/-CAS fall to -XMEMR/-RAS fall
4
1
5
2
7
2
-XMEMR/-RAS fall to IOCHRDY sampling
2
----
3
----
4
----
IOCHRDY sampled high to -XMEMR/-RAS rise
5
----
6
----
7
----
Total -XMEMR/-RAS low time without IOCHRDY
7
4
9
4
11
4
-XMEMR/-RAS rise to -REF/-CAS rise
2
1
3
1
3
1
-REF/-CAS rise to ALE fall
4
4
4
5
4
5
Total hidden refresh time without IOCHRDY
20
12
24
14
28
14
Denotes AT refresh OFF.
Plus one PROCCLK if needed to make ALE fall at end of T-state.
Standby Refresh (32KHz-Based)
In addition to HLDA refresh (14.3MHz based, CAS-before-RAS or RAS-only)
and hidden refresh, the 82C836B also supports standby refresh (useful only in
CAS-before-RAS mode). Standby refresh operates only if it has been enabled via
ICR 60H. It allows the contents of DRAM to be preserved during power down.
Figure 11-18 shows standby refresh timing:
PWRGOOD going low indicates the imminent loss of main power. The 82C836
may complete one more normal refresh (HLDA or hidden), but must then switch to
standby refresh as quickly as possible.
I
CPU Access to AT-Bus
System Timing Relationships
11-32
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料
PDF描述
82C836A-16 Single-Chip 386sx AT
82C836A-20 Single-Chip 386sx AT
82C836B Single-Chip 386sx AT
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C836A-16 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT
82C836A-20 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT
82C836B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver