- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67346 > 5962F0721401VZC 2-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, CQFP128 PDF資料下載
參數(shù)資料
| 型號： | 5962F0721401VZC |
| 元件分類： | ADC |
| 英文描述： | 2-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, CQFP128 |
| 封裝： | CERAMIC, MS-026VFB, QFP-128 |
| 文件頁數(shù)： | 6/48頁 |
| 文件大?。?/td> | 1421K |
| 代理商： | 5962F0721401VZC |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
AC Timing Parameters (Note 14)
Symbol
Parameter
Conditions
Notes
Typical
(Note 7)
Min
Max
Units
Sub-
groups
AC TIMING CHARACTERISTICS
f
CLK(max)
Maximum Input Clock
Frequency
Non-DES Mode or DES
Mode in 1:2 Output Demux
1.7
1.5
GHz
9, 10, 11
Non-DES Mode or DES
Mode in Non-demux Output
1.0
GHz
9, 10, 11
f
CLK(min)
Minimum Input Clock
Frequency
Non-DES Mode
200
MHz
DES Mode
500
MHz
Input Clock Duty Cycle
200 MHz
≤ f
CLK ≤ 1.5 GHz
(Non-DES Mode)
(Note
50
% (min)
% (max)
500 MHz
≤ f
CLK ≤ 1.5 GHz
(DES Mode)
(Note
50
% (min)
% (max)
t
CL
Input Clock Low Time
(Note
333
ps (min)
t
CH
Input Clock High Time
(Note
333
ps (min)
DCLK Duty Cycle
50
45
%
9, 10, 11
55
%
9, 10, 11
t
SR
Setup Time DCLK_RST±
90
ps
t
HR
Hold Time DCLK_RST±
30
ps
t
SD
Synchronizing Edge to DCLK
Output Delay
t
OD + tOSK
t
PWR
Pulse Width DCLK_RST±
4
CLK±
Cycles
9, 10, 11
t
LHT
Differential Low-to-High
Transition Time
10% to 90%, C
L = 2.5 pF
150
ps
t
HLT
Differential High-to-Low
Transition Time
10% to 90%, C
L = 2.5 pF
150
ps
t
OSK
DCLK-to-Data Output Skew
50% of DCLK transition to
50% of Data transition, SDR
Mode
and DDR Mode, 0° DCLK
±50
ps (max)
t
SU
Data-to-DCLK Set-Up Time
DDR Mode, 90° DCLK
400
ps
t
H
DCLK-to-Data Hold Time
DDR Mode, 90° DCLK
560
ps
t
AD
Sampling (Aperture) Delay
Input CLK+ Fall to
Acquisition of Data
1.6
ns
t
AJ
Aperture Jitter
0.4
ps rms
t
OD
Input Clock-to Data Output
Delay (in addition to Pipeline
Delay)
50% of Input Clock transition
to 50% of Data transition
4
ns
www.national.com
14
ADC08D1520QML
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 5962-0721401VZC | 2-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, CQFP128 |
| 5962-0721401VZC | 2-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, CQFP128 |
| 5962F0721401VZC | 2-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, CQFP128 |
| 5962F1023702VXC | 16-CHANNEL, SGL ENDED MULTIPLEXER, CDFP28 |
| 5962F1023701QXC | 16-CHANNEL, SGL ENDED MULTIPLEXER, CDFP28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 5962F1023501KXA | 制造商:International Rectifier 功能描述:RAD HARD ULDO - Bulk |
| 5962F1023502K4A | 制造商:International Rectifier 功能描述:RAD HARD ULDO - Bulk |
| 5962F1023502K5A | 制造商:International Rectifier 功能描述:RAD HARD ULDO - Bulk |
| 5962F1023502K6A | 制造商:International Rectifier 功能描述:RAD HARD ULDO - Bulk |
| 5962F1023502KYA | 制造商:International Rectifier 功能描述:RAD HARD ULDO - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。