- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄67321 > 5962-0520601VZC (NATIONAL SEMICONDUCTOR CORP) PROPRIETARY METHOD ADC, CQFP128 PDF資料下載
參數(shù)資料
| 型號(hào)： | 5962-0520601VZC |
| 廠商： | NATIONAL SEMICONDUCTOR CORP |
| 元件分類(lèi)： | ADC |
| 英文描述： | PROPRIETARY METHOD ADC, CQFP128 |
| 封裝： | CERAMIC, QFP-128 |
| 文件頁(yè)數(shù)： | 11/42頁(yè) |
| 文件大?。?/td> | 1310K |
| 代理商： | 5962-0520601VZC |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)
20180219
FIGURE 5. Serial Interface Timing
20180220
FIGURE 6. Clock Reset Timing in DDR Mode
20180223
FIGURE 7. Clock Reset Timing in SDR Mode with OUTEDGE Low
19
www.national.com
ADC08D1000QML
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 5962-0520601VZX | PROPRIETARY METHOD ADC, CQFP128 |
| 5962-0520601VZC | PROPRIETARY METHOD ADC, CQFP128 |
| 5962F0520601VZC | PROPRIETARY METHOD ADC, CQFP128 |
| 5962-0623101HUC | 1-OUTPUT 100 W DC-DC REG PWR SUPPLY MODULE |
| 5962-0623101HUA | 1-OUTPUT 100 W DC-DC REG PWR SUPPLY MODULE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 5962-0520801QXC | 制造商:ATMEL 制造商全稱(chēng):ATMEL Corporation 功能描述:Rad Hard 512K x 8 5V Tolerant Very Low Power CMOS SRAM |
| 5962-0520801QYC | 制造商:ATMEL 制造商全稱(chēng):ATMEL Corporation 功能描述:Rad Hard 512K x 8 5V Tolerant Very Low Power CMOS SRAM |
| 5962-0520801VXC | 制造商:ATMEL 制造商全稱(chēng):ATMEL Corporation 功能描述:Rad Hard 512K x 8 5V Tolerant Very Low Power CMOS SRAM |
| 5962-0520801VYC | 制造商:ATMEL 制造商全稱(chēng):ATMEL Corporation 功能描述:Rad Hard 512K x 8 5V Tolerant Very Low Power CMOS SRAM |
| 5962-0520802QXC | 制造商:Atmel Corporation 功能描述:SRAM ASYNC SGL 3.3V 4MBIT 512KX8 15NS 36PIN FPAK - Rail/Tube |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。