
ZR36015
18
PRELIMINARY
Pixel Data <15:8>
0
Y
0
0
Y
1
0
Y
2
0
Y
3
0
Y
4
0
Y
5
0
Y
6
0
Y
7
0
Y
8
Pixel Data <7:0>
0
U
0
0
V
0
0
U
1
0
V
1
0
U
2
0
V
2
0
U
3
0
V
3
0
U
4
Memory Data <15:8>
0
Y
0
0
Y
2
0
Y
4
0
Y
6
Memory Data <7:0>
Even Line
0
Y
1
0
Y
3
0
Y
5
0
Y
7
0
U
5
0
U
0
0
U
2
0
Y
8
0
Y
10
0
U
4
0
U
6
0
U
7
0
U
1
0
U
3
0
Y
9
0
Y
11
Strip Memory
MADD
0
$20
$40
$60
$80
$A0
$C0
0
Y
0
0
Y
8
8
Y
0
8
Y
8
0
Y
2
0
Y
10
8
Y
2
8
Y
10
0
Y
4
0
Y
12
8
Y
4
9
Y
12
0
Y
6
0
Y
14
8
Y
6
8
Y
14
1
Y
0
1
Y
8
9
Y
0
9
Y
8
1
Y
2
1
Y
10
9
Y
2
9
Y
10
6
Y
6
6
Y
14
14
Y
6
14
Y
14
7
Y
0
7
Y
8
15
Y
0
15
Y
8
7
Y
2
7
Y
10
15
Y
2
15
Y
10 15
Y
12 15
Y
14
7
Y
4
7
Y
12
15
Y
4
7
Y
6
7
Y
14
15
Y
6
0
1
2
3
4
5
1B
1C
1D
1E
1F
1st Block
2nd Block
3rd Block
4th Block
0
Y
16
0
Y
18
0
Y
20
0
Y
22
1
Y
16
1
Y
18
6
Y
22
7
Y
16
7
Y
18
7
Y
20
7
Y
22
5th Block
6th Block
7th Block
A Memory
6
Y
4
6
Y
12
14
Y
4
14
Y
12
1A
6
Y
20
0
U
0
1
V
0
0
U
2
1
V
2
0
U
4
1
V
4
0
U
6
1
V
6
2
U
0
3
V
0
2
U
2
3
V
2
12
U
4
13
V
4
12
U
6
13
V
6
13
U
0
15
V
0
13
U
2
15
V
2
13
U
4
15
V
4
13
U
6
15
V
6
Odd Line
Memory Data <15:8>
1
Y
0
1
Y
2
1
Y
4
1
Y
6
Memory Data <7:0>
1
Y
1
1
Y
3
1
Y
5
1
Y
7
1
V
5
1
V
0
1
V
2
1
Y
8
1
Y
10
1
V
4
1
V
6
1
V
7
1
V
1
1
V
3
1
Y
9
1
Y
11
MADD
0
$20
$40
$60
$80
$A0
$C0
0
Y
1
0
Y
9
8
Y
1
8
Y
9
0
Y
3
0
Y
11
8
Y
3
8
Y
11
0
Y
5
0
Y
13
8
Y
5
9
Y
13
0
Y
7
0
Y
15
8
Y
7
8
Y
15
1
Y
1
1
Y
9
9
Y
1
9
Y
9
1
Y
3
1
Y
11
9
Y
3
9
Y
11
6
Y
7
6
Y
15
14
Y
7
14
Y
15
7
Y
1
7
Y
9
15
Y
1
15
Y
9
7
Y
3
7
Y
11
15
Y
3
15
Y
11 15
Y
13 15
Y
15
7
Y
5
7
Y
13
15
Y
5
7
Y
7
7
Y
15
15
Y
7
0
1
2
3
4
5
1B
1C
1D
1E
1F
1st Block
2nd Block
3rd Block
4th Block
0
Y
17
0
Y
19
0
Y
21
0
Y
23
1
Y
17
1
Y
19
6
Y
23
7
Y
17
7
Y
19
7
Y
21
7
Y
23
5th Block
6th Block
7th Block
B Memory
6
Y
5
6
Y
13
14
Y
5
14
Y
13
1A
6
Y
21
0
U
1
1
V
1
0
U
3
1
V
3
0
U
5
1
V
5
0
U
7
1
V
7
2
U
1
3
V
1
2
U
3
3
V
3
12
U
5
13
V
5
12
U
7
13
V
7
13
U
1
15
V
1
13
U
3
15
V
3
13
U
5
15
V
5
13
U
7
15
V
7
Figure 23. Memory Format - MODE 1:0 = 10
Data Sequence on Pixel Bus
Data Sequence on Memory Data Bus
Data Storage in
Strip Memory
Note:
a
Y
b
notation indicates the Y component of the pixel element in row “a” and column “b”.
Figure 24. Memory Format - MODE 1:0 = 11
Pixel Data <15:8>
0
Y
0
0
Y
1
0
Y
2
0
Y
3
0
Y
4
0
Y
5
0
Y
6
0
Y
7
0
Y
8
Pixel Data <7:6>
0
U
1
0
U
2
0
U
3
0
U
4
0
U
11
0
U
12
0
U
13
0
U
14
0
U
21
Memory Data <15:8>
0
Y
0
0
Y
2
0
Y
4
0
Y
6
Memory Data <7:0>
0
U
0
0
V
0
0
Y
8
0
Y
10
0
Y
12
0
Y
14
Strip Memory
MADD
0
$20
$40
$60
$80
$A0
$C0
0
Y
0
0
Y
8
0
Y
16
0
Y
24
0
Y
2
0
Y
10
0
Y
18
0
Y
26
0
Y
4
0
Y
12
0
Y
20
0
Y
28
0
Y
6
0
Y
14
0
Y
22
0
Y
30
1
Y
0
1
Y
8
1
Y
16
1
Y
24
1
Y
2
1
Y
10
1
Y
18
1
Y
26
6
Y
6
6
Y
14
6
Y
22
6
Y
30
7
Y
0
7
Y
8
7
Y
16
7
Y
24
7
Y
2
7
Y
10
7
Y
18
7
Y
26
7
Y
4
7
Y
12
7
Y
20
7
Y
28
7
Y
6
7
Y
14
7
Y
22
7
Y
30
0
1
2
3
4
5
1B
1C
1D
1E
1F
1st Block
2nd Block
3rd Block
4th Block
5th Block
6th Block
7th Block
A Memory
6
Y
4
6
Y
12
6
Y
20
6
Y
28
1A
0
U
0
0
V
0
8
Y
32
0
U
2
0
V
2
8
Y
34
0
U
4
0
V
4
8
Y
36
0
U
6
0
V
6
8
Y
38
1
U
0
1
V
0
9
Y
32
1
U
2
1
V
2
9
Y
34
6
U
4
6
V
4
14
Y
36
6
U
6
6
V
6
14
Y
38 15
Y
32 15
Y
34 15
Y
36 15
Y
38
7
U
0
7
V
0
7
U
2
7
V
2
7
U
4
7
V
4
7
U
6
7
V
6
MADD
0
$20
$40
$60
$80
$A0
$C0
0
Y
1
0
Y
9
0
Y
17
0
Y
25
0
Y
3
0
Y
11
0
Y
19
0
Y
27
0
Y
5
0
Y
13
0
Y
21
0
Y
29
0
Y
7
0
Y
15
0
Y
23
0
Y
31
1
Y
1
1
Y
9
1
Y
17
1
Y
25
1
Y
3
1
Y
11
1
Y
19
1
Y
27
6
Y
7
6
Y
15
6
Y
23
6
Y
31
7
Y
1
7
Y
9
7
Y
17
7
Y
25
7
Y
3
7
Y
11
7
Y
19
7
Y
27
7
Y
5
7
Y
13
7
Y
21
7
Y
29
7
Y
7
7
Y
15
7
Y
23
7
Y
31
0
1
2
3
4
5
1B
1C
1D
1E
1F
1st Block
2nd Block
3rd Block
4th Block
5th Block
6th Block
7th Block
B Memory
6
Y
5
6
Y
13
6
Y
21
6
Y
29
1A
Pixel Data <5:4>
0
V
1
0
V
2
0
V
3
0
V
4
0
V
11
0
V
12
0
V
13
0
V
14
0
V
21
0
U
2
0
V
2
0
Y
1
0
Y
3
0
Y
5
0
Y
7
0
U
1
0
V
1
0
Y
9
0
Y
11
0
Y
13
0
Y
15
0
U
3
0
V
3
0
U
1
0
V
1
8
Y
33
0
U
3
0
V
3
8
Y
35
0
U
5
0
V
5
8
Y
37
0
U
7
0
V
7
8
Y
39
1
U
1
1
V
1
9
Y
33
1
U
3
1
V
3
9
Y
35
6
U
5
6
V
5
14
Y
37
6
U
7
6
V
7
14
Y
39 15
Y
33 15
Y
35 15
Y
37 15
Y
39
7
U
1
7
V
1
7
U
3
7
V
3
7
U
5
7
V
5
7
U
7
7
V
7
Note:
a
Y
b
notation indicates the Y component of the pixel element in row “a” and column “b”.
Data Sequence on Pixel Bus
Data Sequence on Memory Data Bus
Data Storage in
Strip Memory