- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373787 > ZL50418 (Zarlink Semiconductor Inc.) Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch PDF資料下載
參數(shù)資料
| 型號： | ZL50418 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch |
| 中文描述： | 管理16端口10/100平方米端口1個G以太網(wǎng)交換機 |
| 文件頁數(shù)： | 60/163頁 |
| 文件大?。?/td> | 2122K |
| 代理商： | ZL50418 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁
ZL50418
Data Sheet
60
Zarlink Semiconductor Inc.
14.2 Directly Accessed Registers
14.2.1 INDEX_REG0
Address bits [7:0] for indirectly accessed register addresses
Address = 0 (write only)
14.2.2 INDEX_REG1 (only needed for 8-bit mode)
Address bits [15:8] for indirectly accessed register addresses
Address = 1 (write only)
14.2.3 DATA_FRAME_REG
Data of indirectly accessed registers. (8 bits)
Address = 2 (read/write)
14.2.4 CONTROL_FRAME_REG
CPU transmit/receive switch frames. (8/16 bits)
Address = 3 (read/write)
Format:
- Send frame from CPU: In sequence)
-
Frame Data (size should be in multiple of 8-byte)
-
8-byte of Frame status (Frame size, Destination port #, Frame O.K. status)
- CPU Received frame: In sequence)
-
8-byte of Frame status (Frame size, Source port #, VLAN tag)
-
Frame Data
14.2.5 COMMAND&STATUS Register
CPU interface commands (write) and status
Address = 4 (read/write)
When the CPU
writes
to this register
Bit [0]:
Set Control Frame Receive buffer ready, after CPU writes a complete frame
into the buffer. This bit is self-cleared.
Bit [1]:
Set Control Frame Transmit buffer1 ready, after CPU reads out a complete
frame from the buffer. This bit is self-cleared.
Bit [2]:
Set Control Frame Transmit buffer2 ready, after CPU reads out a complete
frame from the buffer. This bit is self-cleared.
Bit [3]:
Set this bit to indicate CPU received a whole frame (transmit FIFO frame
receive done), and flushed the rest of frame fragment, If occurs. This bit will
be self-cleared.
Bit [4]:
Set this bit to indicate that the following Write to the Receive FIFO is the last
one (EOF). This bit will be self-cleared.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL50418GKC | Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch |
| ZL60101 | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60101MJD | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60102 | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60102MJD | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZL50418GKC | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch |
| ZL51B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
發(fā)布緊急采購，3分鐘左右您將得到回復。