- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11815 > XR88C681P/40 (Exar Corporation)IC UART CMOS DUAL 40PDIP PDF資料下載
參數(shù)資料
| 型號： | XR88C681P/40 |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 44/101頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC UART CMOS DUAL 40PDIP |
| 產(chǎn)品變化通告： | Leaded UART, V&I Obsolescence 11/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 9 |
| 特點(diǎn)： | * |
| 通道數(shù)： | 2，DUART |
| FIFO's： | 1 字節(jié)，3 字節(jié) |
| 電源電壓： | 4.75 V ~ 5.25 V |
| 帶并行端口： | 是 |
| 帶CMOS： | 是 |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 40-DIP（0.600"，15.24mm） |
| 供應(yīng)商設(shè)備封裝： | 40-PDIP |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁
XR88C681
47
Rev. 2.11
(e.g., AD0 - AD15 becomes D0 - D15, A16/S3 - A19/S6
becomes S3 - S6). A second group of multiplexed pins is
controlled by the MN/-MX input pin. When this pin is high,
the “min” mode is selected and pins 24 through 31 take on
the control definitions shown under the MN/-MX = 1
column in
Table 14. When the 8086 P operates in this
mode, it presents a control bus very similar to that of the
8085 P, and requires only an address latch and a clock
generator to form a CPU module.
Pin Number
MN/-MX = 1 (Min Mode)
MN/-MX = 0 (Max Mode)
24
HOLD
-
RQ/-GT0
25
HLDA
-
RQ/-GT1
26
-
WR
-
LOCK
27
M/-IO
-
S2
28
DT/R
-
S1
29
-
DEN
-
S0
30
ALE
QS0
31
-
INTA
QS1
Table 14. MN/-MX Mode and Function of Pins 24-31 of 8086 CPU Device.
When MN/-MX is low, the 8086 P is operating in the “max”
mode.
This mode is intended for more complex
applications in which the 8086 P requires support from
the 8087 numeric data processor (NDP). In this mode, a
special bus controller (the 8288) is required to generate
the memory and I/O control bus signals.
The 8086 P contains two interrupt request inputs: INTR
and NMI. NMI is the active-high “non-maskable” interrupt
request input; and INTR is the “maskable” interrupt
request input. If the 8086 P is operating in the “min”
mode, then the -INTA (Interrupt Acknowledge) pin is
available on Pin 24 (see
Figure 20). However, if the
8086 P is operating in the “max” mode, then the -INTA
signal must be derived from the -S0, -S1, and -S2 pins via
the 8288 bus controller.
Table 15 presents the processor
status and 8288 active outputs based on the -S0, -S1, and
-
S2 “max” mode status signals.
-
S2
-
S1
-
S0
Processor State
8288 Active Output
0
Interrupt Acknowledge
-
INTA
0
1
Read I/O Port
-
IORC
0
1
0
Write I/O Port
-
IOWC
0
1
Halt
None
1
0
Code Access
-
MRDC
1
0
1
Read Memory
-
MRDC
1
0
Write Memory
-
MWTC
1
Passive
None
Table 15. 8086 Processor State/8288 Bus Controller Active Output as a function of -S0, -S1 and -S2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V24B24H150BG2 | CONVERTER MOD DC/DC 24V 150W |
| XR88C681CP/40 | IC UART CMOS DUAL 40PDIP |
| XR68C681P | IC UART CMOS DUAL 40PDIP |
| XR68C681CP | IC UART CMOS DUAL 40PDIP |
| V24B24H150BG | CONVERTER MOD DC/DC 24V 150W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XR88C681XR101524CNN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101524M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101524N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101528CJJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101528CNN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。