- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11815 > XR88C681P/40 (Exar Corporation)IC UART CMOS DUAL 40PDIP PDF資料下載
參數(shù)資料
| 型號： | XR88C681P/40 |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 40/101頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC UART CMOS DUAL 40PDIP |
| 產(chǎn)品變化通告： | Leaded UART, V&I Obsolescence 11/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 9 |
| 特點： | * |
| 通道數(shù)： | 2，DUART |
| FIFO's： | 1 字節(jié)，3 字節(jié) |
| 電源電壓： | 4.75 V ~ 5.25 V |
| 帶并行端口： | 是 |
| 帶CMOS： | 是 |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 40-DIP（0.600"，15.24mm） |
| 供應(yīng)商設(shè)備封裝： | 40-PDIP |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁
XR88C681
43
Rev. 2.11
A0 - A15
D0 - D7
-INT
-NMI
-WAIT
-BUSRQ
-HALT
-RFSH
-BUSAK
-WR
-RD
-MREQ
-IORQ
-M1
-RESET
-INTA
-IOR
-IOW
-MEMR
-MEMW
GND
+5V
PHI
Clock input
Figure 18. Schematic of Z-80 CPU Module
Z-80 CPU Interrupt Servicing Capability
The Z-80 CPU contains two interrupt request pins: -NMI
and -INT. -NMI is the “Non-Maskable” interrupt request
input pin; and -INT is the “Maskable” interrupt request
input pin. For the sake of interfacing to the DUART, we are
only concerned with the -INT pin.
The Z-80 CPU can be configured to operate in one of
three different interrupt modes:
D
External Vectored
D
Direct
D
“Peripheral” Vectored
Each of these interrupt modes use the -INT pin of the Z-80
CPU and will be discussed in the following sections.
External Vectored Interrupt Processing (Interrupt
Mode 0)
The Z-80 P will operate in this interrupt mode if the “IM 0”
instruction has been executed. Whenever the -INT pin is
asserted by a peripheral device requesting an interrupt,
the CPU will complete its current instruction. After
completion of this instruction, the CPU module will assert
-
INTA (toggle “l(fā)ow”). -INTA is the active-low “Interrupt
Acknowledge” signal that the CPU module outputs in
order to initiate the process of interrupt servicing. When
the Z-80 CPU operates in the Interrupt Mode 0, it is
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V24B24H150BG2 | CONVERTER MOD DC/DC 24V 150W |
| XR88C681CP/40 | IC UART CMOS DUAL 40PDIP |
| XR68C681P | IC UART CMOS DUAL 40PDIP |
| XR68C681CP | IC UART CMOS DUAL 40PDIP |
| V24B24H150BG | CONVERTER MOD DC/DC 24V 150W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XR88C681XR101524CNN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101524M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101524N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101528CJJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XR88C681XR101528CNN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。