- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4276 > XC3S400-4FG320I (Xilinx Inc)IC SPARTAN-3 FPGA 400K 320-FBGA PDF資料下載
參數(shù)資料
| 型號： | XC3S400-4FG320I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 68/272頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SPARTAN-3 FPGA 400K 320-FBGA |
| 標(biāo)準(zhǔn)包裝： | 84 |
| 系列： | Spartan®-3 |
| LAB/CLB數(shù)： | 896 |
| 邏輯元件/單元數(shù)： | 8064 |
| RAM 位總計： | 294912 |
| 輸入/輸出數(shù)： | 221 |
| 門數(shù)： | 400000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 320-BGA |
| 供應(yīng)商設(shè)備封裝： | 320-FBGA（19x19） |
| 其它名稱： | Q3365683 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Functional Description
DS099 (v3.1) June 27, 2013
Product Specification
16
The need to supply VREF and VCCO imposes constraints on which standards can be used in the same bank. See The
Organization of IOBs into Banks section for additional guidelines concerning the use of the VCCO and VREF lines.
Digitally Controlled Impedance (DCI)
When the round-trip delay of an output signal—i.e., from output to input and back again—exceeds rise and fall times, it is
common practice to add termination resistors to the line carrying the signal. These resistors effectively match the impedance
of a device’s I/O to the characteristic impedance of the transmission line, thereby preventing reflections that adversely affect
signal integrity. However, with the high I/O counts supported by modern devices, adding resistors requires significantly more
components and board area. Furthermore, for some packages—e.g., ball grid arrays—it may not always be possible to
place resistors close to pins.
DCI answers these concerns by providing two kinds of on-chip terminations: Parallel terminations make use of an integrated
resistor network. Series terminations result from controlling the impedance of output drivers. DCI actively adjusts both
parallel and series terminations to accurately match the characteristic impedance of the transmission line. This adjustment
process compensates for differences in I/O impedance that can result from normal variation in the ambient temperature, the
supply voltage and the manufacturing process. When the output driver turns off, the series termination, by definition,
approaches a very high impedance; in contrast, parallel termination resistors remain at the targeted values.
DCI is available only for certain I/O standards, as listed in Table 10. DCI is selected by applying the appropriate I/O standard
extensions to symbols or components. There are five basic ways to configure terminations, as shown in Table 11. The DCI
I/O standard determines which of these terminations is put into effect.
HSTL_I_DCI-, HSTL_III_DCI-, and SSTL2_I_DCI-type outputs do not require the VRN and VRP reference resistors.
Likewise, LVDCI-type inputs do not require the VRN and VRP reference resistors. In a bank without any DCI I/O or a bank
containing non-DCI I/O and purely HSTL_I_DCI- or HSTL_III_DCI-type outputs, or SSTL2_I_DCI-type outputs or
LVDCI-type inputs, the associated VRN and VRP pins can be used as general-purpose I/O pins.
The HSLVDCI (High-Speed LVDCI) standard is intended for bidirectional use. The driver is identical to LVDCI, while the input
is identical to HSTL. By using a VREF-referenced input, HSLVDCI allows greater input sensitivity at the receiver than when
using a single-ended LVCMOS-type receiver.
Table 9: Differential I/O Standards
Signal Standard
(IOSTANDARD)
VCCO (Volts)
VREF for Inputs (Volts)
For Outputs
For Inputs
LDT_25 (ULVDS_25)
2.5
–
LVDS_25
2.5
–
BLVDS_25
2.5
–
LVDSEXT_25
2.5
–
LVPECL_25
2.5
–
RSDS_25
2.5
–
DIFF_HSTL_II_18
1.8
–
DIFF_SSTL2_II
2.5
–
Notes:
1.
See Table 10 for a listing of the differential DCI standards.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASM12DREI | CONN EDGECARD 24POS .156 EYELET |
| ASC10DTEN | CONN EDGECARD 20POS .100 EYELET |
| XA3S500E-4FT256Q | IC FPGA SPARTAN-3E 256FPBGA |
| ASC10DTEH | CONN EDGECARD 20POS .100 EYELET |
| AMM30DRSI-S288 | CONN EDGECARD 60POS .156 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S400-4FG456C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG456I | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S400-4FG676I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
| XC3S400-4FG900C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。