- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4276 > XC3S400-4FG320I (Xilinx Inc)IC SPARTAN-3 FPGA 400K 320-FBGA PDF資料下載
參數(shù)資料
| 型號： | XC3S400-4FG320I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 22/272頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SPARTAN-3 FPGA 400K 320-FBGA |
| 標準包裝： | 84 |
| 系列： | Spartan®-3 |
| LAB/CLB數(shù)： | 896 |
| 邏輯元件/單元數(shù)： | 8064 |
| RAM 位總計： | 294912 |
| 輸入/輸出數(shù)： | 221 |
| 門數(shù)： | 400000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 320-BGA |
| 供應(yīng)商設(shè)備封裝： | 320-FBGA（19x19） |
| 其它名稱： | Q3365683 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Pinout Descriptions
DS099 (v3.1) June 27, 2013
Product Specification
118
Once the FPGA enters User mode after completing configuration, the DONE pin no longer drives the DONE pin Low. The
bitstream generator option DonePin determines whether or not a pull-up resistor is present on the DONE pin to pull the pin
to VCCAUX. If the pull-up resistor is eliminated, then the DONE pin must be pulled High using an external pull-up resistor or
one of the FPGAs in the design must actively drive the DONE pin High via the DriveDone bitstream generator option.
The bitstream generator option DriveDone causes the FPGA to actively drive the DONE output High after configuration. This
option should only be used in single-FPGA designs or on the last FPGA in a multi-FPGA daisy-chain.
By default, the bitstream generator software retains the pull-up resistor and does not actively drive the DONE pin as
highlighted in Table 74, which shows the interaction of these bitstream options in single- and multi-FPGA designs.
M2, M1, M0: Configuration Mode Selection
The M2, M1, and M0 inputs select the FPGA configuration mode, as described in Table 75. The logic levels applied to the
mode pins are sampled on the rising edge of INIT_B.
Before and during configuration, the mode pins have an internal pull-up resistor to VCCAUX, regardless of the HSWAP_EN
pin. If the mode pins are unconnected, then the FPGA defaults to the Slave Serial configuration mode. After configuration
successfully completes, any levels applied to these input are ignored. Furthermore, the bitstream generator options M0Pin,
M1Pin, and M2Pin determines whether a pull-up resistor, pull-down resistor, or no resistor is present on its respective mode
pin, M0, M1, or M2.
Table 74: DonePin and DriveDone Bitstream Option Interaction
DonePin
DriveDone
Single- or Multi-
FPGA Design
Comments
Pullnone
No
Single
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on DONE.
Pullnone
No
Multi
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on common
node connecting to all DONE pins.
Pullnone
Yes
Single
OK, no external requirements.
Pullnone
Yes
Multi
DriveDone on last device in daisy-chain only. No external requirements.
Pullup
No
Single
OK, but pull-up on DONE pin has slow rise time. May require 330
Ω pull-up resistor
for high CCLK frequencies.
Pullup
No
Multi
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on common
node connecting to all DONE pins.
Pullup
Yes
Single
OK, no external requirements.
Pullup
Yes
Multi
DriveDone on last device in daisy-chain only. No external requirements.
Table 75: Spartan-3 FPGA Mode Select Settings
Configuration Mode
M2
M1
M0
Master Serial
0
Slave Serial
1
Master Parallel
0
1
Slave Parallel
1
0
JTAG
1
0
1
Reserved
0
1
Reserved
0
1
0
Reserved
1
0
After Configuration
X
Notes:
1.
X = don’t care, either 0 or 1.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASM12DREI | CONN EDGECARD 24POS .156 EYELET |
| ASC10DTEN | CONN EDGECARD 20POS .100 EYELET |
| XA3S500E-4FT256Q | IC FPGA SPARTAN-3E 256FPBGA |
| ASC10DTEH | CONN EDGECARD 20POS .100 EYELET |
| AMM30DRSI-S288 | CONN EDGECARD 60POS .156 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S400-4FG456C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG456I | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 400K GATES 8064 CELLS 630MHZ 1.2V 456FBGA - Trays |
| XC3S400-4FG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S400-4FG676I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
| XC3S400-4FG900C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。