- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4269 > XC3S1000-4FGG456I (Xilinx Inc)SPARTAN-3A FPGA 1M STD 456-FBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XC3S1000-4FGG456I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 192/272頁 |
| 文件大?。?/td> | 0K |
| 描述： | SPARTAN-3A FPGA 1M STD 456-FBGA |
| 產(chǎn)品培訓(xùn)模塊： | Extended Spartan 3A FPGA Family |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | Spartan®-3 |
| LAB/CLB數(shù)： | 1920 |
| 邏輯元件/單元數(shù)： | 17280 |
| RAM 位總計(jì)： | 442368 |
| 輸入/輸出數(shù)： | 333 |
| 門數(shù)： | 1000000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 456-BBGA |
| 供應(yīng)商設(shè)備封裝： | 456-FBGA |
| 配用： | 122-1502-ND - KIT STARTER SPARTAN-3 PCI-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁當(dāng)前第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Pinout Descriptions
DS099 (v3.1) June 27, 2013
Product Specification
271
Revision History
Date
Version
Description
04/03/2003
1.0
Initial Xilinx release.
04/21/2003
1.1
Added information on the VQ100 package footprint, including a complete pinout table (Table 87) and
footprint diagram (Figure 44). Updated Table 85 with final I/O counts for the VQ100 package. Also added
final differential I/O pair counts for the TQ144 package. Added clarifying comments to HSWAP_EN pin
description on page 119. Updated the footprint diagram for the FG900 package shown in Figure 55a and
Figure 55b. Some thick lines separating I/O banks were incorrect. Made cosmetic changes to Figure 40,
Figure 42, and Figure 43. Updated Xilinx hypertext links. Added XC3S200 and XC3S400 to Pin Name
column in Table 91.
05/12/2003
1.1.1
AM32 pin was missing GND label in FG1156 package diagram (Figure 53).
07/11/2003
1.1.2
Dual-Purpose Pin I/O Standard During Configuration section. Clarified references to Module 2. For
XC3S5000 in FG1156 package, corrected N.C. symbol to a black square in Table 110, key, and package
drawing.
07/29/2003
1.2
Corrected pin names on FG1156 package. Some package balls incorrectly included LVDS pair names.
The affected balls on the FG1156 package include G1, G2, G33, G34, U9, U10, U25, U26, V9, V10, V25,
V26, AH1, AH2, AH33, AH34. The number of LVDS pairs is unaffected. Modified affected balls and
re-sorted rows in Table 110. Updated affected balls in Figure 53. Also updated ASCII and Excel electronic
versions of FG1156 pinout.
08/19/2003
1.2.1
Removed 100 MHz ConfigRate option in CCLK: Configuration Clock section and in Table 80. Added note
that TDO is a totem-pole output in Table 77.
10/09/2003
1.2.2
Some pins had incorrect bank designations and were improperly sorted in Table 93. No pin names or
functions changed. Renamed DCI_IN to DCI and added black diamond to N.C. pins in Table 93. In
Figure 47, removed some extraneous text from pin 106 and corrected spelling of pins 45, 48, and 81.
12/17/2003
1.3
Added FG320 pin tables and pinout diagram (FG320: 320-lead Fine-pitch Ball Grid Array). Made cosmetic
changes to the TQ144 footprint (Figure 46), the PQ208 footprint (Figure 47), the FG676 footprint
(Figure 53), and the FG900 footprint (Figure 55). Clarified wording in Precautions When Using the JTAG
Port in 3.3V Environments section.
02/27/2004
1.4
Clarified wording in Using JTAG Port After Configuration section. In Table 81, reduced package height for
FG320 and increased maximum I/O values for the FG676, FG900, and FG1156 packages.
07/13/2004
1.5
Added information on lead-free (Pb-free) package options to the Package Overview section plus Table 81
and Table 83. Clarified the VRN_# reference resistor requirements for I/O standards that use single
termination as described in the DCI Termination Types section and in Figure 42b. Graduated from
Advance Product Specification to Product Specification.
08/24/2004
1.5.1
Removed XC3S2000 references from FG1156: 1156-lead Fine-pitch Ball Grid Array.
01/17/2005
1.6
Added XC3S50 in CP132 package option. Added XC3S2000 in FG456 package option. Added
XC3S4000 in FG676 package option. Added Selecting the Right Package Option section. Modified or
08/19/2005
1.7
Removed term “weak” from the description of pull-up and pull-down resistors. Added IDCODE Register
values. Added signal integrity precautions to CCLK: Configuration Clock and indicated that CCLK should
be treated as an I/O during Master mode in Table 79.
04/03/2006
2.0
Added Package Thermal Characteristics. Updated Figure 41 to make it a more obvious example. Added
detail about which pins have dedicated pull-up resistors during configuration, regardless of the
04/26/2006
2.1
Corrected swapped data row in Table 86. The Theta-JA with zero airflow column was swapped with the
Theta-JC column. Made additional notations on CONFIG and JTAG pins that have pull-up resistors during
configuration, regardless of the HSWAP_EN input.
05/25/2007
2.2
Note 1 to Table 103 about VREF for XC3S1500 in FG676.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC3S1000-5FGG456C | SPARTAN-3A FPGA 1M 456-FBGA |
| GEC50DTEI | CONN EDGECARD 100POS .100 EYELET |
| AMC25DRAS-S734 | CONN EDGECARD 50POS .100 R/A PCB |
| RCB90DHBR | CONN EDGECARD 180PS R/A .050 DIP |
| FMC20DRAN | CONN EDGECARD 40POS R/A .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S1000-4FGG676C | 功能描述:IC SPARTAN-3 FPGA 1M 676-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XC3S1000-4FGG676I | 功能描述:SPARTAN-3A FPGA 1M STD 676-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XC3S1000-4FT256C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 1M GATES 17280 CELLS 630MHZ 1.2V 256FTBGA - Trays 制造商:Xilinx 功能描述:IC FPGA 173 I/O 256FTBGA 制造商:Xilinx 功能描述:SPARTAN-3A FPGA 1M 256-FTBGA |
| XC3S1000-4FT256CES | 制造商:Xilinx 功能描述: |
| XC3S1000-4FT256I | 功能描述:IC FPGA SPARTAN 3 256FTBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。