
ii
3.5
Undefined Instruction Interrupt (INTUNDEF)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.6
Address Trap Interrupt (INTATRAP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.7
External Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.
Special Function Register (SFR)
4.1
SFR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.2
DBR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
5.
I/O Ports
5.1
Port P0 (P07 to P00)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
5.2
Port P1 (P17 to P10)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.3
Port P2 (P22 to P20)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.4
Port P3 (P37 to P30)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.5
Port P4 (P43 to P40)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.6
Port P5 (P57 to P50)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.7
Port P6 (P67 to P60)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
5.8
Port P7 (P77 to P70)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
6.
Time Base Timer (TBT)
6.1
Time Base Timer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
6.1.1
Configuration
.......................................................................................................................................... 67
6.1.2
Control
.................................................................................................................................................... 67
6.1.3
Function
.................................................................................................................................................. 68
6.2
Divider Output (DVO)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
6.2.1
Configuration
.......................................................................................................................................... 69
6.2.2
Control
.................................................................................................................................................... 69
7.
Watchdog Timer (WDT)
7.1
Watchdog Timer Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7.2
Watchdog Timer Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7.2.1
Malfunction Detection Methods Using the Watchdog Timer
................................................................... 72
7.2.2
Watchdog Timer Enable
......................................................................................................................... 73
7.2.3
Watchdog Timer Disable
........................................................................................................................ 74
7.2.4
Watchdog Timer Interrupt (INTWDT)
...................................................................................................... 74
7.2.5
Watchdog Timer Reset
........................................................................................................................... 75
7.3
Address Trap
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
7.3.1
Selection of Address Trap in Internal RAM (ATAS)
................................................................................ 76
7.3.2
Selection of Operation at Address Trap (ATOUT)
.................................................................................. 76
7.3.3
Address Trap Interrupt (INTATRAP)
....................................................................................................... 76
7.3.4
Address Trap Reset
................................................................................................................................ 77
8.
10-Bit Timer/Counter (TC7)
8.1
Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
8.2
Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79