參數(shù)資料
型號: SNA7412ZHK
廠商: TEXAS INSTRUMENTS INC
元件分類: 總線控制器
英文描述: PCMCIA BUS CONTROLLER, PBGA216
封裝: GREEN, PLASTIC, MICRO BGA-216
文件頁數(shù): 266/271頁
文件大?。?/td> 3240K
代理商: SNA7412ZHK
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁當(dāng)前第266頁第267頁第268頁第269頁第270頁第271頁
PC Card Controller Programming Model
78
September 2005
SCPS110
4.4
Command Register
The PCI command register provides control over the PCIxx12 interface to the PCI bus. All bit functions adhere
to the definitions in the PCI Local Bus Specification (see Table 43). None of the bit functions in this register
are shared among the PCIxx12 PCI functions. Five command registers exist in the controller, one for each
function. Software manipulates the functions as separate entities when enabling functionality through the
command register. The SERR_EN and PERR_EN enable bits in this register are internally-wired OR between
the five functions, and these control bits appear to software to be separate for each function.
PCI register offset:
04h
Register type:
Read-only, Read/Write
Default value:
0000h
BIT NUMBER
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
RESET STATE
0
Table 43. Command Register Description
BIT
SIGNAL
TYPE
FUNCTION
1511
RSVD
R
Reserved. Bits 1511 return 00000b when read.
10
INT_DISABLE
RW
INTx disable. When set to 1b, this bit disables the function from asserting interrupts on the INTx signals.
0 = INTx assertion is enabled (default)
1 = INTx assertion is disabled
9
FBB_EN
R
Fast back-to-back enable. The controller does not generate fast back-to-back transactions; therefore, this
bit is read-only. This bit returns a 0b when read.
8
SERR_EN
RW
System error (SERR) enable. This bit controls the enable for the SERR driver on the PCI interface. SERR
can be asserted after detecting an address parity error on the PCI bus. Both this bit and bit 6 must be set
for the controller to report address parity errors.
0 = Disables the SERR output driver (default)
1 = Enables the SERR output driver
7
RSVD
R
Reserved. Bit 7 returns 0b when read.
6
PERR_EN
RW
Parity error response enable. This bit controls the PCIxx12 response to parity errors through the PERR
signal. Data parity errors are indicated by asserting PERR, while address parity errors are indicated by
asserting SERR.
0 = Controller ignores detected parity errors (default)
1 = Controller responds to detected parity errors
5
VGA_EN
RW
VGA palette snoop. When set to 1b, palette snooping is enabled (i.e., the controller does not respond to
palette register writes and snoops the data). When the bit is 0b, the controller treats all palette accesses
like all other accesses.
4
MWI_EN
R
Memory write-and-invalidate enable. This bit controls whether a PCI initiator device can generate memory
write-and-invalidate commands. The controller does not support memory write-and-invalidate commands,
it uses memory write commands instead; therefore, this bit is hardwired to 0b. This bit returns 0b when
read. Writes to this bit have no effect.
3
SPECIAL
R
Special cycles. This bit controls whether or not a PCI device ignores PCI special cycles. The controller does
not respond to special cycle operations; therefore, this bit is hardwired to 0b. This bit returns 0b when read.
Writes to this bit have no effect.
2
MAST_EN
RW
Bus master control. This bit controls whether or not the controller can act as a PCI bus initiator (master).
The controller can take control of the PCI bus only when this bit is set.
0 = Disables the PCIxx12 ability to generate PCI bus accesses (default)
1 = Enables the PCIxx12 ability to generate PCI bus accesses
1
MEM_EN
RW
Memory space enable. This bit controls whether or not the controller can claim cycles in PCI memory
space.
0 = Disables the PCIxx12 response to memory space accesses (default)
1 = Enables the PCIxx12 response to memory space accesses
0
IO_EN
RW
I/O space control. This bit controls whether or not the controller can claim cycles in PCI I/O space.
0 = Disables the controller from responding to I/O space accesses (default)
1 = Enables the controller to respond to I/O space accesses
相關(guān)PDF資料
PDF描述
SN260Q LOCAL AREA NETWORK CONTROLLER, QCC40
SN54128J TTL/H/L SERIES, QUAD 2-INPUT NOR GATE, CDIP14
SNJ54128W TTL/H/L SERIES, QUAD 2-INPUT NOR GATE, CDFP14
SN54132J TTL/H/L SERIES, QUAD 2-INPUT NAND GATE, CDIP14
SN74S132N3 S SERIES, QUAD 2-INPUT NAND GATE, PDIP14
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SNAA_FSB560A WAF 制造商:Fairchild Semiconductor Corporation 功能描述:
SNAB043A1YFFR 制造商:Texas Instruments 功能描述:
SNAC-6 制造商:GAMEWELL-FCI 制造商全稱:GAMEWELL-FCI 功能描述:Supplementary notification appliance circuit panel
SNAC-9 制造商:GAMEWELL-FCI 制造商全稱:GAMEWELL-FCI 功能描述:Supplementary notification appliance circuit panel
SNACT7200L35RJ 制造商:Texas Instruments 功能描述: