- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365567 > SIO10N268 (SMSC Corporation) Advenced Notebook I/O for ISA or LPC Designs with X-Bus Interface for I/O, Memory, and FWH Emulation and Four Srial Ports PDF資料下載
參數(shù)資料
| 型號(hào)： | SIO10N268 |
| 廠商： | SMSC Corporation |
| 英文描述： | Advenced Notebook I/O for ISA or LPC Designs with X-Bus Interface for I/O, Memory, and FWH Emulation and Four Srial Ports |
| 中文描述： | Advenced筆記本電腦的I / O ISA或設(shè)計(jì)的X LPC總線接口的I / O，內(nèi)存，和FWH仿真和四Srial港口 |
| 文件頁數(shù)： | 36/251頁 |
| 文件大?。?/td> | 1384K |
| 代理商： | SIO10N268 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
Advanced Notebook I/O for ISA or LPC Designs
Datasheet
Rev. 0.5 (03-24-05)
Page 36
SMSC SIO10N268
DATASHEET
Note 8.5
LPC Memory transactions are only enabled if the MEM_EN bit is set to ‘1’ and the FWH_SEL bit is set to
‘0’ in the FWH ID Select register.
8.3.3
LFRAME# Usage
LFRAME# is used by the host to indicate the start of cycles and the termination of cycles due to an abort
or time-out condition. This signal is to be used by the SIO10N268 to know when to monitor the bus for a
cycle.
This signal is used as a general notification that the LAD[3:0] lines contain information relative to the start
or stop of a cycle, and that the SIO10N268 monitors the bus to determine whether the cycle is intended for
it. The use of LFRAME# allows the SIO10N268 to enter a lower power state internally. There is no need
for the SIO10N268 to monitor the bus when it is inactive, so it can decouple its state machines from the
bus, and internally gate its clocks.
When the SIO10N268 samples LFRAME# active, it immediately stops driving the LAD[3:0] signal lines on
the next clock and monitor the bus for new cycle information.
The LFRAME# signal functions as described in the Low Pin Count (LPC) Interface Specification Revision
1.0.
8.3.4
Field Definitions
LPC transactions are defined as being comprised of multiple fields. These fields may be one or more
nibbles in length (nibble=4 bits). All LPC transactions begin with a START field and a Cycle Type/Direction
field. The START field is used to initiate/terminate LPC transactions. The Cycle Type/Direction field is
used to define the cycle type (memory, I/O, DMA) and direction (read/write) for LPC cycles. The remaining
fields of data being transfered are based on specific fields that are used in various combinations,
depending on the cycle type. These remaining fields are driven on to the LAD[3:0] signal lines to
communicate address, control and data information over the LPC bus between the host and the
SIO10N268. See the
Low Pin Count (LPC) Interface Specification
Revision 1.0 from Intel, Section 4.2 for
definition of these fields. The following sections describe the supported cycle types.
NOTE:
I/O, DMA, and Memory cycles use a START field of 0000.
8.3.4.1
I/O Read and Write Cycles
The SIO10N268 is the target for I/O cycles. I/O cycles are initiated by the host for register or FIFO
accesses, and will generally have minimal Sync times. The minimum number of wait-states between bytes
is 1. EPP cycles will depend on the speed of the external device, and may have much longer Sync times.
Data transfers are assumed to be exactly 1-byte. If the CPU requested a 16 or 32-bit transfer, the host will
break it up into 8-bit transfers.
See the
Low Pin Count (LPC) Interface Specification
Reference, Section 5.2, for the sequence of cycles
for the I/O Read and Write cycles.
8.3.4.2
DMA Read and Write Cycles
DMA read cycles involve the transfer of data from the host (main memory) to the SIO10N268. DMA write
cycles involve the transfer of data from the SIO10N268 to the host (main memory). Data will be coming
from or going to a FIFO and will have minimal Sync times. Data transfers to/from the SIO10N268 are 1
byte.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SiP2800 | Power IC, Current Mode Controller, Low Power Consumption |
| SiP2801 | Low Power Consumption Current Mode Controller |
| SiP2802 | Low Power Consumption Current Mode Controller |
| SiP2803 | Low Power Consumption Current Mode Controller |
| SiP2804 | Low Power Consumption Current Mode Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SIO10N268-NU | 功能描述:板上安裝溫度傳感器 Notebk I/O Contrllr RoHS:否 制造商:Omron Electronics 輸出類型:Digital 配置: 準(zhǔn)確性:+/- 1.5 C, +/- 3 C 溫度閾值: 數(shù)字輸出 - 總線接口:2-Wire, I2C, SMBus 電源電壓-最大:5.5 V 電源電壓-最小:4.5 V 最大工作溫度:+ 50 C 最小工作溫度:0 C 關(guān)閉: 安裝風(fēng)格: 封裝 / 箱體: 設(shè)備功能:Temperature and Humidity Sensor |
| SIO665GT | 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| SIO666GT | 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| SIO669 | 功能描述:界面開發(fā)工具 Evaluation Board RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| SIOLS1000V2 | 制造商:SECELECTRONICS 制造商全稱:SECELECTRONICS 功能描述:Current Sensors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。