- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9576 > SI5319C-C-GM (Silicon Laboratories Inc)IC CLOCK MULT/ATTENUATOR 36QFN PDF資料下載
參數(shù)資料
| 型號： | SI5319C-C-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 31/50頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT/ATTENUATOR 36QFN |
| 標(biāo)準(zhǔn)包裝： | 490 |
| 系列： | DSPLL® |
| 類型： | 時鐘/頻率倍增器，抖動衰減器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH |
| 輸入： | 時鐘，晶體 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 346MHz |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 36-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 36-QFN（6x6） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
Si5319
Rev. 1.0
37
Reset value = 0000 0000
Register 136.
Bit
D7D6D5D4D3D2D1D0
Name
RST_REG
ICAL
Reserved
GRADE_RO [1:0]
Type
R/W
R
Bit
Name
Function
7
RST_REG
Internal Reset (Same as Pin Reset).
Note:
The I2C (or SPI) port may not be accessed until 10 ms after RST_REG is asserted.
0: Normal operation.
1: Reset of all internal logic. Outputs disabled or tristated during reset.
6ICAL
Start an Internal Calibration Sequence.
For proper operation, the device must go through an internal calibration sequence. ICAL
is a self-clearing bit. Writing a one to this location initiates an ICAL. The calibration is
complete once the LOL alarm goes low. A valid stable clock (within 100 ppm) must be
present to begin ICAL.
Note: Any divider, CLKINn_RATE or BWSEL_REG changes require an ICAL to take
effect.
0: Normal operation.
1: Writing a "1" initiates internal self-calibration. Upon completion of internal self-calibra-
tion, LOL will go low.
5:2
Reserved
Reserved.
1:0
GRADE_RO
[1:0]
Indicates Maximum Clock Output Frequency of this Device.
Limits the range of the N1_HS divider.
00: N1_HS x NC1_LS > 4. Maximum clock output frequency = 1.4175 GHz.
01: N1_HS x NC1_LS > 6. Maximum clock output frequency = 808 MHz.
10: N1_HS x NC1_LS > 14. Maximum clock output frequency = 346 MHz.
11: N1_HS x NC1_LS > 20. Maximum clock output frequency = 243 MHz.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-B24-MW-F4 | CONVERTER MOD DC/DC 48V 100W |
| VE-B22-MW-F2 | CONVERTER MOD DC/DC 15V 100W |
| MCZ33897DEF | IC TXRX SGL WIRE CAN 8-SOIC |
| MS3450L20-18PW | CONN RCPT 9POS WALL MNT W/PINS |
| VE-B20-MW-F3 | CONVERTER MOD DC/DC 5V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5319C-C-GMR | 功能描述:時鐘合成器/抖動清除器 I2C/SPI-Program Prec Clk Xplier 1/1 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| Si5319-EVB | 功能描述:時鐘和定時器開發(fā)工具 Si5319 Eval Board RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI532 | 制造商:SILABS 制造商全稱:SILABS 功能描述:DUAL FREQUENCY XO (10 MHZ TO 1.4 GHZ) |
| SI5320 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SONET/SDH PRECISION CLOCK MULTIPLIER IC |
| SI5320BC | 制造商:SILICON 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。