
C165UTAH
Page
Data Sheet
2001-02-23
Table of Contents
1
1.1
1.2
1.3
1.4
1.4.1
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Pinning Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
ISDN NT and PBX Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2
2.1
2.2
Pin Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
C165UTAH Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
C165UTAH Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . 19
3
3.1
3.2
3.3
3.4
3.5
Architectural Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Basic CPU Concepts and Optimizations . . . . . . . . . . . . . . . . . . . . . . . . . . 29
On-Chip System Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Clock Generation Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
On-Chip Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Protected Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4
4.1
4.2
4.3
Memory Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Internal RAM and SFR Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
External Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Crossing Memory Boundaries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5
5.1
5.2
5.3
5.4
5.5
Central Processor Unit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Instruction Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Bit-Handling and Bit-Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Instruction State Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
CPU Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
PEC - Extension of Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
6
6.1
6.2
6.3
6.4
6.5
DMA - External PEC (EPEC)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
EPEC Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
EPEC Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
EPEC Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
EPEC Transfer Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Implementation of EPEC Interrupt Generation Unit . . . . . . . . . . . . . . . . . 101
7
7.1
7.2
7.3
7.4
7.5
7.6
7.7
Interrupt and Trap Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Interrupt System Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Operation of the PEC Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Prioritization of Interrupt and PEC Service Requests . . . . . . . . . . . . . . . 115
Saving the Status during Interrupt Service . . . . . . . . . . . . . . . . . . . . . . . . 118
Interrupt Response Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
PEC Response Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122