參數(shù)資料
型號: S71PL032J80BAW074
廠商: SPANSION LLC
元件分類: 存儲器
英文描述: SPECIALTY MEMORY CIRCUIT, PBGA56
封裝: 7 X 9 MM, 1.20 MM HEIGHT, FBGA-56
文件頁數(shù): 173/188頁
文件大小: 5078K
代理商: S71PL032J80BAW074
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁當前第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
84
S29PL127J/S29PL064J/S29PL032J for MCP
S29PL127_064_032J_00_A1 May 21, 2004
Prelimin ary
Read Operations
Notes:
1. Not 100% tested.
2. See Figure 9 and Table 21 for test specifications
3. Measurements performed by placing a 50 ohm termination on the data pin with a bias of VCC /2. The time from OE#
high to the data bus driven to VCC /2 is taken as tDF.
4. For 70pF Output Load Capacitance, 2 ns will be added to the above tACC,tCE,tPACC,tOE values for all speed grades
Table 23. Read-Only Operations
Parameter
Description
Test Setup
Speed Options
JEDEC
Std.
55
60
65
70
Unit
tAVAV
tRC Read Cycle Time (Note 1)
Min
55
60
65
70
ns
tAVQV
tACC Address to Output Delay
CE#, OE# = VIL
Max
55
60
65
70
ns
tELQV
tCE
Chip Enable to Output Delay
OE# = VIL
Max
55
60
65
70
ns
tPACC Page Access Time
Max
20
25
30
ns
tGLQV
tOE Output Enable to Output Delay
Max
20
25
30
ns
tEHQZ
tDF
Chip Enable to Output High Z (Note 3)
Max
16
ns
tGHQZ
tDF
Output Enable to Output High Z (Notes 1,
3)
Max
16
ns
tAXQX
tOH
Output Hold Time From Addresses, CE# or
OE#, Whichever Occurs First (Note 3)
Min
5
ns
tOEH
Output Enable Hold
Read
Min
0
ns
Toggle and
Data# Polling
Min
10
ns
Figure 11. Read Operation Timings
tOH
tCE
Data
WE#
Addresses
CE#
OE#
HIGH Z
Valid Data
HIGH Z
Addresses Stable
tRC
tACC
tOEH
tRH
tOE
tRH
0 V
RY/BY#
RESET#
tDF
相關PDF資料
PDF描述
S71PL032JA0BAW074 SPECIALTY MEMORY CIRCUIT, PBGA56
S71PL032JA0BFW0F4 SPECIALTY MEMORY CIRCUIT, PBGA56
S29JL032H60TAI023 2M X 16 FLASH 3V PROM, 60 ns, PDSO48
S29AL016D70BAI022 1M X 16 FLASH 3V PROM, 70 ns, PBGA48
S29AL016D70TAN013 1M X 16 FLASH 3V PROM, 70 ns, PDSO48
相關代理商/技術參數(shù)
參數(shù)描述
S71PL032J80BAW0Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J80BAW0Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J80BAW0Z3 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J80BAW9Z0 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs
S71PL032J80BAW9Z2 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Based MCPs