參數(shù)資料
型號(hào)： PIC18F85J90
廠商： Microchip Technology Inc.
英文描述： 64/80-Pin, High-Performance Microcontrollers with LCD Driver and nanoWatt Technology
中文描述： 64/80-Pin，高性能的LCD驅(qū)動(dòng)器和納瓦技術(shù)的微控制器
文件頁數(shù)： 406/411頁
文件大?。?/td> 3047K
代理商： PIC18F85J90
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁當(dāng)前第406頁第407頁第408頁第409頁第410頁第411頁
2007 Microchip Technology Inc.
Preliminary
DS39770B-page 405
PIC18F85J90 FAMILY
Timer2 ..............................................................................141
Associated Registers ...............................................142
Interrupt ....................................................................142
Operation .................................................................141
Output ......................................................................142
PR2 Register ............................................................153
TMR2 to PR2 Match Interrupt ..................................153
Timer3 ..............................................................................143
16-Bit Read/Write Mode ...........................................145
Associated Registers ...............................................145
Operation .................................................................144
Oscillator ..........................................................143, 145
Overflow Interrupt ............................................143, 145
Special Event Trigger (CCP) ....................................145
TMR3H Register ......................................................143
TMR3L Register .......................................................143
Timing Diagrams
A/D Conversion ........................................................385
Acknowledge Sequence ..........................................222
Asynchronous Reception .................................241, 257
Asynchronous Transmission ............................239, 255
Asynchronous Transmission (Back to Back) ...239, 255
Automatic Baud Rate Calculation ............................237
Auto-Wake-up Bit (WUE) During Normal Operation 242
Auto-Wake-up Bit (WUE) During Sleep ...................242
Baud Rate Generator with Clock Arbitration ............216
BRG Overflow Sequence .........................................237
BRG Reset Due to SDA Arbitration During Start Condi-
tion ...................................................................225
Bus Collision During a Repeated Start Condition (Case
1) ......................................................................226
Bus Collision During a Repeated Start Condition (Case
2) ......................................................................226
Bus Collision During a Start Condition (SCL = 0) ....225
Bus Collision During a Stop Condition (Case 1) ......227
Bus Collision During a Stop Condition (Case 2) ......227
Bus Collision During Start Condition (SDA Only) .....224
Bus Collision for Transmit and Acknowledge ...........223
Capture/Compare/PWM ...........................................373
CLKO and I/O ..........................................................370
Clock Synchronization .............................................209
Clock/Instruction Cycle ..............................................62
EUSART/AUSART Synchronous Receive (Master/
Slave) ...............................................................383
EUSART/AUSART Synchronous Transmission (Master/
Slave) ...............................................................383
Example SPI Master Mode (CKE = 0) .....................374
Example SPI Master Mode (CKE = 1) .....................375
Example SPI Slave Mode (CKE = 0) .......................376
Example SPI Slave Mode (CKE = 1) .......................377
External Clock (All Modes Except PLL) ...................368
Fail-Safe Clock Monitor ............................................293
First Start Bit Timing ................................................217
I
2
C Bus Data ............................................................379
I
2
C Bus Start/Stop Bits .............................................378
I
2
C Master Mode (7 or 10-Bit Transmission) ...........220
I
2
C Master Mode (7-Bit Reception) ..........................221
I
2
C Slave Mode (10-Bit Reception, SEN = 0) ..........205
I
2
C Slave Mode (10-Bit Reception, SEN = 0, ADMSK =
01001) ..............................................................206
I
2
C Slave Mode (10-Bit Reception, SEN = 1) ..........211
I
2
C Slave Mode (10-Bit Transmission) .....................207
I
2
C Slave Mode (7-bit Reception, SEN = 0) .............202
I
2
C Slave Mode (7-bit Reception, SEN = 0, ADMSK =
01011) ..............................................................203
I
2
C Slave Mode (7-Bit Reception, SEN = 1) ............ 210
I
2
C Slave Mode (7-Bit Transmission) ...................... 204
I
2
C Slave Mode General Call Address Sequence (7 or
10-Bit Address Mode) ...................................... 212
I
2
C Stop Condition Receive or Transmit Mode ........ 222
LCD Interrupt in Quarter Duty Cycle Drive .............. 180
LCD Sleep Entry/Exit When SLPEN = 1 or CS1:CS0 = 00
......................................................................... 181
MSSP I
2
C Bus Data ................................................ 381
MSSP I
2
C Bus Start/Stop Bits ................................. 381
PWM Output ............................................................ 153
Repeated Start Condition ........................................ 218
Reset, Watchdog Timer (WDT), Oscillator Start-up Timer
(OST) and Power-up Timer (PWRT) ............... 371
Send Break Character Sequence ............................ 243
Slave Synchronization ............................................. 191
Slow Rise Time (MCLR Tied to V
DD
, V
DD
Rise > T
PWRT
)
........................................................................... 49
SPI Mode (Master Mode) ........................................ 190
SPI Mode (Slave Mode, CKE = 0) ........................... 192
SPI Mode (Slave Mode, CKE = 1) ........................... 192
Synchronous Reception (Master Mode, SREN) ..... 246,
260
Synchronous Transmission ............................. 244, 258
Synchronous Transmission (Through TXEN) .. 245, 259
Time-out Sequence on Power-up (MCLR Not Tied to
V
DD
), Case 1 ..................................................... 48
Time-out Sequence on Power-up (MCLR Not Tied to
V
DD
), Case 2 ..................................................... 49
Time-out Sequence on Power-up (MCLR Tied to V
DD
,
V
DD
Rise Tpwrt) ................................................. 48
Timer0 and Timer1 External Clock .......................... 372
Transition for Entry to Idle Mode ............................... 42
Transition for Entry to SEC_RUN Mode .................... 39
Transition for Entry to Sleep Mode ............................ 41
Transition for Two-Speed Start-up (INTRC to HSPLL) ..
291
Transition for Wake From Idle to Run Mode .............. 42
Transition for Wake from Sleep (HSPLL) .................. 41
Transition From RC_RUN Mode to PRI_RUN Mode . 40
Transition From SEC_RUN Mode to PRI_RUN Mode
(HSPLL) ............................................................. 39
Transition to RC_RUN Mode ..................................... 40
Type-A in 1/2 MUX, 1/2 Bias Drive .......................... 170
Type-A in 1/2 MUX, 1/3 Bias Drive .......................... 172
Type-A in 1/3 MUX, 1/2 Bias Drive .......................... 174
Type-A in 1/3 MUX, 1/3 Bias Drive .......................... 176
Type-A in 1/4 MUX, 1/3 Bias Drive .......................... 178
Type-A/Type-B in Static Drive ................................. 169
Type-B in 1/2 MUX, 1/2 Bias Drive .......................... 171
Type-B in 1/2 MUX, 1/3 Bias Drive .......................... 173
Type-B in 1/3 MUX, 1/2 Bias Drive .......................... 175
Type-B in 1/3 MUX, 1/3 Bias Drive .......................... 177
Type-B in 1/4 MUX, 1/3 Bias Drive .......................... 179
相關(guān)PDF資料
PDF描述
PIC18F8627TIPTSQTP 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology
PIC18F6627EPTSQTP 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology
PIC18F6627IPTQTP 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology
PIC18F6627IPTSQTP 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology
PIC18F6627TEPTQTP 64/80-Pin, 1-Mbit, Enhanced Flash Microcontrollers with 10-bit A/D and nanoWatt Technology
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PIC18F85J90-I/PT 功能描述:8位微控制器 -MCU 32KB Flash 2048BRAM 67I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
PIC18F85J90T-I/PT 功能描述:8位微控制器 -MCU 32KB Flash 2048bytes-RAM 67I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
PIC18F85J94-I/PT 制造商:Microchip Technology Inc 功能描述:80 PINS, 32KB FLASH, 4KB RAM, 16MIPS, NANOWATT XLP, LCD, USB - Trays
PIC18F85J94T-I/PT 制造商:Microchip Technology Inc 功能描述:80 PINS, 32KB FLASH, 4KB RAM, 16MIPS, NANOWATT XLP, LCD, USB - Tape and Reel 制造商:Microchip Technology Inc 功能描述:IC MCU 8BIT 32KB FLASH 80TQFP 制造商:Microchip Technology Inc 功能描述:8-bit Microcontrollers - MCU 80 pins, 32KB Flash, 4KB RAM, 16MIPS 制造商:Microchip Technology Inc 功能描述:80 pins, 32KB Flash, 4KB RAM, 16MIPS, nanoWatt XLP, LCD, USB, 80 TQFP 12x12x1mm
PIC18F85K22-E/PT 功能描述:8位微控制器 -MCU 32KB Flash 2KB RAM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*