- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25635 > MQ80C32E-36SC (TEMIC SEMICONDUCTORS) 8-BIT, 36 MHz, MICROCONTROLLER, CQFP44 PDF資料下載
參數(shù)資料
| 型號： | MQ80C32E-36SC |
| 廠商： | TEMIC SEMICONDUCTORS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, 36 MHz, MICROCONTROLLER, CQFP44 |
| 文件頁數(shù)： | 32/198頁 |
| 文件大小： | 4822K |
| 代理商： | MQ80C32E-36SC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
127
8111C–MCU Wireless–09/09
AT86RF231
10.2
Frame Transmit Procedure
A frame transmission comprises of two actions, a Frame Buffer write access and the transmis-
sion of the Frame Buffer content. Both actions can be run in parallel if required by critical
protocol timing.
Figure 10-2 on page 127 illustrates the frame transmit procedure, when writing and transmitting
the frame consecutively. After a Frame Buffer write access, the frame transmission is initiated by
asserting pin 11 (SLP_TR) or writing command TX_START to register 0x02 (TRX_STATE),
while the radio transceiver is in state PLL_ON or TX_ARET_ON. The completion of the transac-
tion is indicated by interrupt IRQ_3 (TRX_END).
Figure 10-2. Transaction between AT86RF231 and Microcontroller during Transmit
Alternatively a frame transmission can be started first, followed by the Frame Buffer write access
(PSDU data); refer to Figure 10-3 on page 127. This is applicable for time critical applications.
Initiating a transmission, either by asserting pin 11 (SLP_TR) or command TX_START to regis-
ter bits TRX_CMD (register 0x02, TRX_STATE), the radio transceiver starts transmitting the
SHR, which is internally generated.
This first phase requires 16 s for PLL settling and 160 s for SHR transmission. The PHR must
be available in the Frame Buffer before this time elapses. Furthermore the SPI data rate must be
higher than the PHY data rate selected by register bits OQPSK_DATA_RATE (register 0x0C,
TRX_CTRL_2) to ensure that no Frame Buffer under run occurs, indicated by IRQ_6 (TRX_UR),
Figure 10-3. Time Optimized Frame Transmit Procedure
AT
86RF
231
Mi
croc
on
tr
oll
er
Write frame data (Frame Buffer access)
Write TRX_CMD = TX_START, or assert pin 11 (SLP_TR)
IRQ_3 (TRX_END) issued
Read IRQ_STATUS register, pin 24 (IRQ) deasserted
IRQ_3 (TRX_END) issued
Write frame data (Frame Buffer access)
Write TRX_CMD = TX_START, or assert pin 11 (SLP_TR)
AT
86RF
231
Mi
cr
o
con
trolle
r
Read IRQ_STATUS register, pin 24 (IRQ) deasserted
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MR80C52XXX-20:R | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQCC44 |
| MQ80C32E-30/883 | 8-BIT, 30 MHz, MICROCONTROLLER, CQFP44 |
| MR80C52CXXX-16/883R | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
| MR80C52TXXX-16SB | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
| MD83C154TXXX-L16P883D | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MQ82370-20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MQ8238020 | 制造商:Intel 功能描述:CONTROLLER: OTHER |
| MQ82380-20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MQ82380-20/R | 制造商:Rochester Electronics LLC 功能描述: |
| MQ82592 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。