- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69035 > MN103SA7D (PANASONIC CORP) 32-BIT, MROM, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | MN103SA7D |
| 廠商： | PANASONIC CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, MROM, MICROCONTROLLER, PQFP80 |
| 封裝： | 14 X 14 MM, LEAD FREE, PLASTIC, LQFP-80 |
| 文件頁數(shù)： | 29/236頁 |
| 文件大?。?/td> | 3095K |
| 代理商： | MN103SA7D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
Chapter 5
Interrupt Controller
V - 36
Interrupt Controller Operation
5.3.2
Interrupt Controller Operation
When the CPU accepts an interrupt, first the sequence automatically processed by hardware is executed; then, the
interrupt handler processing is processed by software, and the interrupt processing program starts up. The inter-
rupt processing sequence is described below.
■ Interrupt Sequence (Interrupt Processing by Hardware)
When an interrupt (except a reset interrupt) is accepted, a program branches to the address corresponding to the
interrupt factor or the address comprised of the interrupt vector address register. The processing listed below is
performed at the branch destination in order to judge the interrupt factor in further details.
■ Interrupt Sequence (Interrupt Processing by Interrupt Handler)
Step
Process
1
PC (return address) is saved onto the stack. (SP-4)
2
The contents of PSW are saved onto the stack. (SP-8)
3
The contents of PSW are updated. IE is cleared and the accepted interrupt level is set in IM2 to
IM0. (IM2 to IM0 are undefined during NMI.)
4
The contents of a stack pointer is updated. (SP-8
→SP)
5
A program branches to the address corresponding to the accepted interrupt factor or the
address comprised of the interrupt vector address register (IVARn).
Step
Process
Pre-processing
1
The contents of registers are saved. The registers are those used by the interrupt handler.
2
The interrupt group analysis is executed.
2-1
The interrupt acknowledge sequence is executed. Interrupt acknowledge is to read out the interrupt
accept group register (IAGR) in order to obtain the group number of the interrupt group with the
highest priority among the specified interrupt levels.
2-2
The leading address of the interrupt processing program for each level is created.
2-3
A program branches to the interrupt processing program for each level.
3
When there are multiple factors within the same group, the interrupt control register (GnICR) is read
out to specify the factor. During NMI, the factor is specified by accessing the G0ICR (NMICR)
directly without accessing the IAGR.
4
A program branches to the interrupt processing program for each factor. In addition, the store buffer
is used when writing data by the bus controller; therefore, when releasing the interrupt factor, read
the corresponding register immediately after the factor of the GnICR is cleared to wait the factor
cleared.
Interrupt processing
Interrupt processing program is executed.
Post-processing
5
The contents of the registers are restored. The restored registers are those saved by the pre-pro-
cessing.
6
The RTI instruction is executed and a program returns to the program before the interrupt.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MN10SA7G | 32-BIT, MROM, 60 MHz, MICROCONTROLLER, PQFP80 |
| MN195007 | 16-BIT, 24.576 MHz, OTHER DSP, PQFP100 |
| MN5523A | SPECIALTY MICROPROCESSOR CIRCUIT, CBGA28 |
| MPC107APX66L0 | MULTIFUNCTION PERIPHERAL, PPGA503 |
| MPC107APX100L0 | MULTIFUNCTION PERIPHERAL, PPGA503 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MN103SB9N | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N |
| MN103SF65GAL | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator) |
| MN103SF65GBF | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator) |
| MN103SF92GBL | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MICROCOMPUTER LSI |
| MN103SFB9R | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。