- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69035 > MN103SA7D (PANASONIC CORP) 32-BIT, MROM, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | MN103SA7D |
| 廠商： | PANASONIC CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, MROM, MICROCONTROLLER, PQFP80 |
| 封裝： | 14 X 14 MM, LEAD FREE, PLASTIC, LQFP-80 |
| 文件頁數(shù)： | 28/236頁 |
| 文件大小： | 3095K |
| 代理商： | MN103SA7D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
Chapter 5
Interrupt Controller
Interrupt Controller Operation
V - 35
5.3
Interrupt Controller Operation
5.3.1
Interrupt Types
■ Reset Interrupts
Reset interrupts are interrupts with the highest priority level, and are generated by setting the NRST pin to “L” or
writing the CHIPRST flag of the reset control register from “0” to “1”. Registers are initialized by the reset inter-
rupt, and a program is executed from 0’x40000000 address. Refer to [2.7.2 Reset Mode] for further details.
■ Non-maskable Interrupts
Non-maskable interrupts accept interrupts regardless of the values of the PSW interrupt enable flag (IE) and inter-
rupt mask level IM2 to IM0. When the non-maskable interrupt is accepted, it branches to the interrupt processing
program located at the addressees from 0x40000009~0x4003FFFF. After accessing the NMICR register to ana-
lyze the interrupt factor, perform the interrupt processing and cancel the interrupt factor, the interrupt processing
program returns to the normal program by the RTI instruction.
Non-maskable interrupts have watchdog timer overflow interrupts and system error interrupts.
Watchdog timer overflow interrupt occur when the WDCNE flag in the watchdog timer control register
(WDCTR) is “1” and the watchdog timer overflows. When the watchdog timer interrupt generates, the watchdog
timer overflow interrupt request flag (WDIF) of the non-maskable interrupt control register (NMICR) is set to
“1”.
System error interrupt occur when an unmounted instruction is executed or other fatal error occurs. When the sys-
tem error interrupt generates, the system error interrupt request flag (SYSEF) of the NMICR register is set to “1”.
..
Interrupt Condition Register(ISR:0x00008034) is available for development of OS and
debugging.
..
■ Level Interrupts
Level interrupts are interrupts that can control the interrupt level through the interrupt enable flag (IE) of the PSW
and interrupt mask level (IM2 to IM0). The Level interrupts are interrupts from the interrupt group controllers
external to the CPU core (in other word, peripheral interrupts), and correspond the groups and factors indicated in
block diagrams (Figure 5.1.1 to 5.1.4). Each interrupt group controller includes an interrupt control register
(GnICR); and, the interrupt priority level can be set per interrupt group. It is also possible to set the same inter-
rupt priority level in the interrupt groups. If interrupts of the same priority level are generated simultaneously, the
interrupts are accepted in the order of priority set by hardware (the group with the smallest group number takes
the highest priority).
When the level interrupt is accepted, the upper 16 bits branch to “x’4000” and the lower 16 bits branch to the
address of the interrupt vector address register (IVARn) corresponding to the interrupt level by hardware. After
the interrupt processing program accesses the IAGR register to analyze the interrupt group and the GnICR register
to analyze the interrupt factor, perform the interrupt processing and cancel the interrupt factor, it returns to the
normal program by the RTI instruction.
相關PDF資料 |
PDF描述 |
|---|---|
| MN10SA7G | 32-BIT, MROM, 60 MHz, MICROCONTROLLER, PQFP80 |
| MN195007 | 16-BIT, 24.576 MHz, OTHER DSP, PQFP100 |
| MN5523A | SPECIALTY MICROPROCESSOR CIRCUIT, CBGA28 |
| MPC107APX66L0 | MULTIFUNCTION PERIPHERAL, PPGA503 |
| MPC107APX100L0 | MULTIFUNCTION PERIPHERAL, PPGA503 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MN103SB9N | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N |
| MN103SF65GAL | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator) |
| MN103SF65GBF | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator) |
| MN103SF92GBL | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MICROCOMPUTER LSI |
| MN103SFB9R | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N |
發(fā)布緊急采購，3分鐘左右您將得到回復。