參數(shù)資料
型號(hào)： MN103SA7D
廠商： PANASONIC CORP
元件分類： 微控制器/微處理器
英文描述： 32-BIT, MROM, MICROCONTROLLER, PQFP80
封裝： 14 X 14 MM, LEAD FREE, PLASTIC, LQFP-80
文件頁(yè)數(shù)： 220/236頁(yè)
文件大?。?/td> 3095K
代理商： MN103SA7D
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)當(dāng)前第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)
Chapter 4
Bus Controller
IV - 4
Operation
■ Data Access Timing
Data access to peripheral circuitry in the internal I/O space is performed in synchronization with IOCLK. Figure:
4.2.2 shows the data access timing chart of the internal I/O space. The address (ABIOA[30:0]), the chip select sig-
nal (NABIOCS[n]) and the read enable signal (NABIORE) are output simultaneously at the falling edge of
IOCLK(AKIOCLK), while the peripheral circuitry starts to drive the data onto the read data signal
(ABIORD[31:0]). The data on the read data signal is read simultaneously at the falling edge of IOCLK where the
access cycle is terminated.
Figure:4.2.2 Data Access Timing in the Internal I/O Space
■ Basic Bus Cycle Count
Refer to chapter 3 “ Clock Generator” for the frequency of MCLK and IOCLK.
Table:4.2.2 Relationship between Clock Frequency and Access Cycle Count (CPU Cycle)
Accessed destination
MCLK (cycle count)
IOCLK (cycle count)
Internal ROM
Instruction read
3 cycles
-
Data read
3 cycles
-
Internal RAM
Instruction read
4 cycles
-
Data read/write
1 cycles
-
Control register inside CPU
Read
3 cycles
-
Write
2 cycles
-
Control register outside CPU
(Control register space)
Read
3 cycles
-
Write
2 cycles
-
Internal I/O
(Internal I/O space)
Read (*2)
2 cycles
I/O bus cycle
Write (*1)(*2)
1 cycles
I/O bus cycle
(*!) : Each of all writes for the internal I/O is performed in 1 cycle by the use of the store buffer.
(*2) : Up to 3 cycles of synchronization wait occur.
The total of MCLK and IOCLK cycle count
AKIOCLK
ABIOA(30:0)
NABIOCS(n)
NABIORE
ABIOWD(31:0)
NABIOWE(3:0)
ABIORD(31:0)
Read cycle
Write cycle
1 wait state
相關(guān)PDF資料
PDF描述
MN10SA7G 32-BIT, MROM, 60 MHz, MICROCONTROLLER, PQFP80
MN195007 16-BIT, 24.576 MHz, OTHER DSP, PQFP100
MN5523A SPECIALTY MICROPROCESSOR CIRCUIT, CBGA28
MPC107APX66L0 MULTIFUNCTION PERIPHERAL, PPGA503
MPC107APX100L0 MULTIFUNCTION PERIPHERAL, PPGA503
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MN103SB9N 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N
MN103SF65GAL 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator)
MN103SF65GBF 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator)
MN103SF92GBL 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MICROCOMPUTER LSI
MN103SFB9R 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*